找回密码
 注册
关于网站域名变更的通知
查看: 323|回复: 1
打印 上一主题 下一主题

JESD204B的SUBCLASS0的疑问

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-10-14 09:30 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
首先,有一个问题是我计算的checksum和另一个人程序里的checksum不一样,就产生了怀疑,请问,如果我采用下图计算checksum是否可行:4 J# B* c7 A# o  B

( R8 s9 K7 ], t' z& ^$ i7 I. K8 f第二个问题是:如果使用jESD204b,subclass0,如果只使用一个lane的话[DAC器件有8条lane,只用其中一个],在RX端 sync拉低请求同步,TX发K码,RX接收到4个连续的K码,RX拉高sync之后,TX是不是就可以直接发用户数据了?因为不存在多个lane的对齐问题,这样理解是否正确?( @! |+ q% z+ y3 S
请各位做过JESD204B的指点下,谢谢。
0 p9 d! X+ @  ?! J9 J6 m
" ~: h9 ^; h, _( K

该用户从未签到

2#
发表于 2021-10-14 13:18 | 只看该作者
是的,SYNC信号的变化了,LMFC边界上就会启动ILAS。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-3 15:10 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表