找回密码
 注册
关于网站域名变更的通知
查看: 599|回复: 2
打印 上一主题 下一主题

SoC封装技术与SIP封装技术的区别

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-10-12 10:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
随着物联网时代来临,全球终端电子产品渐渐走向多功能整合及低功耗设计,因而使得可将多颗裸晶整合在单一封装中的SIP技术日益受到关注。除了既有的封测大厂积极扩大SIP制造产能外,晶圆代工业者与IC基板厂也竞相投入此一技术,以满足市场需求。
! }% z) I. {! e: Y1 n, v5 `+ O8 C
1 H3 U2 W; B+ f- F早前,苹果发布了最新的apple watch手表,里面用到SIP封装芯片,从尺寸和性能上为新手表增色不少。而芯片发展从一味追求功耗下降及性能提升(摩尔定律),转向更加务实的满足市场的需求(超越摩尔定律)。
% C' E2 c0 k& V% g( R0 Y
$ i0 `$ E1 v- b4 Z5 b; g9 c6 ^4 m8 R! H- [9 Z! P+ b
根据国际半导体路线组织(ITRS)的定义:SIP为将多个具有不同功能的有源电子元件与可选无源器件,以及诸如MEMS或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件,形成一个系统或者子系统。
: s6 E# ~8 c9 m7 J, n0 D( S2 M9 @( j% z6 X
SIP定义
# o; n9 l! D9 [4 W/ i. m" @
6 h. L# _: V% m3 k$ _6 E' N4 v0 ^+ T$ C从架构上来讲, SIP 是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能。
7 _4 y. O( e: d8 ~# w% L/ U$ b: F- p4 q
SOC定义
" Q# |: e! C; r/ K7 J$ e6 \# \- ~5 S0 g" S- f4 K9 `" s
将原本不同功能的 IC,整合在一颗芯片中。藉由这个方法,不单可以缩小体积,还可以缩小不同 IC 间的距离,提升芯片的计算速度。SOC称为系统级芯片,也有称片上系统,意指它是一个产品,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术,用以实现从确定系统功能开始,到软/硬件划分,并完成设计的整个过程。( N: n" x8 u; {
3 w- `5 Z. y* a: Y1 p( F
SOC与SIP之比较2 Z& A# B. c2 I0 W, a9 h  L% W. C
$ K- o* U' t2 V# P0 [8 ^# \7 L
自集成电路器件的封装从单个组件的开发,进入到多个组件的集成后,随着产品效能的提升以及对轻薄和低耗需求的带动下,迈向封装整合的新阶段。在此发展方向的引导下,形成了电子产业上相关的两大新主流:系统单芯片SOC(System on Chip)与系统化封装SIP(System in a Package)。, f3 M" g% z0 ^) B7 S. b( H
. }" I/ @/ L5 F7 _" B- k% h+ O! e4 G/ l
SOC与SIP是极为相似,两者均将一个包含逻辑组件、内存组件,甚至包含被动组件的系统,整合在一个单位中。
7 b' k% u: E  g/ b; g! [8 p
8 B9 ]( s# A6 R# W6 }: U" PSOC是从设计的角度出发,是将系统所需的组件高度集成到一块芯片上。
+ x& F, w$ f: h1 n% B( x# x+ ?* n) H- H0 y
SIP是从封装的立场出发,对不同芯片进行并排或叠加的封装方式,将多个具有不同功能的有源电子元件与可选无源器件,以及诸如MEMS或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件。4 w3 E$ D. T2 q" M* k# J
/ J% _3 x4 r, X* Z3 g' z
构成SIP技术的要素是封装载体与组装工艺,前者包括PCB、LTCC、Silicon Submount(其本身也可以是一块IC),后者包括传统封装工艺(Wire bond和Flip Chip)和SMT设备。无源器件是SIP的一个重要组成部分,如传统的电容、电阻、电感等,其中一些可以与载体集成为一体,另一些如精度高、Q值高、数值高的电感、电容等通过SMT组装在载体上。
0 m& u2 O, N. ?. g9 S2 [0 ^
/ Y# m  C6 r" Q: W: d5 ~+ M  k6 }0 E5 ^, Q# ~

& L* v2 w4 w5 h0 A" DSIP封装1 g) Y( R% N% E! C
( N- c7 T% Z, C4 }% R* v
从集成度而言,一般情况下,SOC只集成AP之类的逻辑系统,而SiP集成了AP+mobile DDR,某种程度上说SIP=SOC+DDR,随着将来集成度越来越高,emmc也很有可能会集成到SIP中。* c4 q; x+ x1 a, Q4 U5 X4 I$ b

7 `3 U* B& M! b& P: |8 w从封装发展的角度来看,因电子产品在体积、处理速度或电性特性各方面的需求考量下,SOC曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来SOC生产成本越来越高,频频遭遇技术障碍,造成SoC的发展面临瓶颈,进而使SIP的发展越来越被业界重视。1 I0 @7 i6 `1 @8 u
: Q, e1 f5 k# ]8 }4 I
SIP的封装形态
9 t8 F8 N; s. i( @; g1 q1 f6 j* j" ?
SIP封装技术采取多种裸芯片或模块进行排列组装,若就排列方式进行区分可大体分为平面式2D封装和3D封装的结构。相对于2D封装,采用堆叠的3D封装技术又可以增加使用晶圆或模块的数量,从而在垂直方向上增加了可放置晶圆的层数,进一步增强SIP技术的功能整合能力。而内部接合技术可以是单纯的线键合(Wire Bonding),也可使用覆晶接合(Flip Chip),也可二者混用。3 m  B/ N# Z. c1 k

. P1 [7 Q' V: S$ C' q另外,除了2D与3D的封装结构外,还可以采用多功能性基板整合组件的方式——将不同组件内藏于多功能基板中,达到功能整合的目的。不同的芯片排列方式,与不同的内部接合技术搭配,使SIP的封装形态产生多样化的组合,并可依照客户或产品的需求加以客制化或弹性生产。
8 N$ V! }  ^& O8 |/ n$ S; A4 @$ Z: X( l3 N: M( d! l) b. ^
几种SIP封装方案
5 `. d6 c" v/ E
$ s* g! e4 d: Z& D; Q! ASIP的技术难点
) U- j6 T% v4 Y8 k; q7 `8 F( _' I) Y( ^1 ?/ h
SIP的主流封装形式是BGA,但这并不是说具备传统先进封装技术就掌握了SIP技术。
6 D2 n% c3 m0 _/ E4 O* j; C: a% _/ @' T3 M
对于电路设计而言,三维芯片封装将有多个裸片堆叠,如此复杂的封装设计将带来很多问题:比如多芯片集成在一个封装内,芯片如何堆叠起来;再比如复杂的走线需要多层基板,用传统的工具很难布通走线;还有走线之间的间距,等长设计,差分对设计等问题。
# a% z+ B1 S8 Q! _8 F
' C" a# b' O' v9 f8 w+ A此外,随着模块复杂度的增加和工作频率(时钟频率或载波频率)的提高,系统设计的难度会不断增加,设计者除具备必要的设计经验外,系统性能的数值仿真也是必不可少的设计环节。
: c+ N' a: G# g$ }: W
& A7 E$ [! t7 ]SOC与SIP技术趋势
! S+ @. P* O, A, g+ Y$ c
) k3 W- `9 k; v3 M1 C6 ?! c从集成度而言,一般情况下, SOC 只集成 AP 之类的逻辑系统,而 SIP 集成了AP+mobileDDR,某种程度上说 SIP=SOC+DDR,随着将来集成度越来越高, emmc也很有可能会集成到 SIP 中。从封装发展的角度来看,因电子产品在体积、处理速度或电性特性各方面的需求考量下, SOC 曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来 SOC生产成本越来越高,频频遭遇技术障碍,造成 SOC 的发展面临瓶颈,进而使 SIP 的发展越来越被业界重视。 

该用户从未签到

2#
发表于 2021-10-12 11:25 | 只看该作者
SOC与SIP是极为相似,两者均将一个包含逻辑组件、内存组件,甚至包含被动组件的系统,整合在一个单位中。

该用户从未签到

3#
发表于 2021-10-12 14:49 | 只看该作者
SOC是从设计的角度出发,是将系统所需的组件高度集成到一块芯片上
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-24 18:02 , Processed in 0.171875 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表