找回密码
 注册
关于网站域名变更的通知
查看: 578|回复: 2
打印 上一主题 下一主题

SoC封装技术与SIP封装技术的区别

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-10-12 10:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
随着物联网时代来临,全球终端电子产品渐渐走向多功能整合及低功耗设计,因而使得可将多颗裸晶整合在单一封装中的SIP技术日益受到关注。除了既有的封测大厂积极扩大SIP制造产能外,晶圆代工业者与IC基板厂也竞相投入此一技术,以满足市场需求。, P( {0 s# N* F* ]
) u7 c; ?1 V" G/ l
早前,苹果发布了最新的apple watch手表,里面用到SIP封装芯片,从尺寸和性能上为新手表增色不少。而芯片发展从一味追求功耗下降及性能提升(摩尔定律),转向更加务实的满足市场的需求(超越摩尔定律)。
9 [% @6 Y5 D' J; k: t( C4 i5 {2 r, b  l5 q- @- n2 G+ ~

: D. W9 r  C+ }9 y1 e根据国际半导体路线组织(ITRS)的定义:SIP为将多个具有不同功能的有源电子元件与可选无源器件,以及诸如MEMS或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件,形成一个系统或者子系统。
4 U/ ?; D2 E. u3 u* P- N* h; b# J
* K1 K; B; J( Z4 QSIP定义
% ~9 C4 E2 U+ N9 m2 X/ R
& }0 x" X+ D2 i  a" l! z  l从架构上来讲, SIP 是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能。
# h2 ^0 ~9 ~) a" |0 }# {) c# q- E: L- r+ g& T( S4 ~6 t
SOC定义: D, @5 O7 `1 e  D

" Q: D$ F0 `( O  U9 t% M将原本不同功能的 IC,整合在一颗芯片中。藉由这个方法,不单可以缩小体积,还可以缩小不同 IC 间的距离,提升芯片的计算速度。SOC称为系统级芯片,也有称片上系统,意指它是一个产品,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术,用以实现从确定系统功能开始,到软/硬件划分,并完成设计的整个过程。$ n" Q# P) U& m4 E8 ^
+ O3 P- H, V8 q0 p- c. V
SOC与SIP之比较, ~7 z( @- V1 s  a. Q$ E
$ t9 y# |+ h) ^  p; b, |
自集成电路器件的封装从单个组件的开发,进入到多个组件的集成后,随着产品效能的提升以及对轻薄和低耗需求的带动下,迈向封装整合的新阶段。在此发展方向的引导下,形成了电子产业上相关的两大新主流:系统单芯片SOC(System on Chip)与系统化封装SIP(System in a Package)。! N" D/ O5 x/ A! c# d

! [# h+ R+ e! R3 m& ISOC与SIP是极为相似,两者均将一个包含逻辑组件、内存组件,甚至包含被动组件的系统,整合在一个单位中。
8 z) r" V+ C, s1 X
7 }( {7 Q& y. gSOC是从设计的角度出发,是将系统所需的组件高度集成到一块芯片上。
* P8 Y7 P. D1 ^$ l# G) L
5 z1 E" ]: w! `/ ?4 QSIP是从封装的立场出发,对不同芯片进行并排或叠加的封装方式,将多个具有不同功能的有源电子元件与可选无源器件,以及诸如MEMS或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件。. q$ R  v( j1 y, I; n' P
- i( M8 t7 F0 k3 U& s; k
构成SIP技术的要素是封装载体与组装工艺,前者包括PCB、LTCC、Silicon Submount(其本身也可以是一块IC),后者包括传统封装工艺(Wire bond和Flip Chip)和SMT设备。无源器件是SIP的一个重要组成部分,如传统的电容、电阻、电感等,其中一些可以与载体集成为一体,另一些如精度高、Q值高、数值高的电感、电容等通过SMT组装在载体上。% r. G8 ?1 Q9 V$ J
/ q- P# V  K, D1 K* G8 S1 m
. l- b% k: ~: ^& w2 Y5 {
  U1 c# y; I0 `( F- B
SIP封装
, F& R; t2 ~8 Y) C2 i8 H  Y) b! v& O" m6 A5 s, Z% E
从集成度而言,一般情况下,SOC只集成AP之类的逻辑系统,而SiP集成了AP+mobile DDR,某种程度上说SIP=SOC+DDR,随着将来集成度越来越高,emmc也很有可能会集成到SIP中。
0 c$ n9 u( `1 ~  q
$ D: L# ?! n6 U- U- W- f6 F7 y$ E从封装发展的角度来看,因电子产品在体积、处理速度或电性特性各方面的需求考量下,SOC曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来SOC生产成本越来越高,频频遭遇技术障碍,造成SoC的发展面临瓶颈,进而使SIP的发展越来越被业界重视。3 G5 A% F$ R$ B" Q
3 y% E$ ~* p; E0 [7 X+ D. a
SIP的封装形态8 M, a: k" p+ _" a4 f1 z
" ~3 T8 R3 T0 _& h2 o! Z( Q8 K% q/ ?8 T
SIP封装技术采取多种裸芯片或模块进行排列组装,若就排列方式进行区分可大体分为平面式2D封装和3D封装的结构。相对于2D封装,采用堆叠的3D封装技术又可以增加使用晶圆或模块的数量,从而在垂直方向上增加了可放置晶圆的层数,进一步增强SIP技术的功能整合能力。而内部接合技术可以是单纯的线键合(Wire Bonding),也可使用覆晶接合(Flip Chip),也可二者混用。
% W7 G- n) s  ^: p  n1 X
7 S3 [# p3 ~# i另外,除了2D与3D的封装结构外,还可以采用多功能性基板整合组件的方式——将不同组件内藏于多功能基板中,达到功能整合的目的。不同的芯片排列方式,与不同的内部接合技术搭配,使SIP的封装形态产生多样化的组合,并可依照客户或产品的需求加以客制化或弹性生产。7 A0 k; V  T: U/ C9 N

+ w5 C# @# V# c, A) i几种SIP封装方案
- E& [% o2 a! m& h
$ C" s$ S6 ]2 t! nSIP的技术难点
8 A+ S( N& y& y8 P; b3 X% I' `  I- M, k+ a' {
SIP的主流封装形式是BGA,但这并不是说具备传统先进封装技术就掌握了SIP技术。/ m1 f! e8 L3 v: z. D% z3 G7 c7 g
6 D4 j8 ~9 A6 V7 u7 r& ?
对于电路设计而言,三维芯片封装将有多个裸片堆叠,如此复杂的封装设计将带来很多问题:比如多芯片集成在一个封装内,芯片如何堆叠起来;再比如复杂的走线需要多层基板,用传统的工具很难布通走线;还有走线之间的间距,等长设计,差分对设计等问题。+ {; K( ]: X: x8 g: }9 I

. M0 e: f- J1 v( E5 `此外,随着模块复杂度的增加和工作频率(时钟频率或载波频率)的提高,系统设计的难度会不断增加,设计者除具备必要的设计经验外,系统性能的数值仿真也是必不可少的设计环节。2 w* q( b5 W$ f  r, I
! i0 g3 I- l/ {$ P1 d( n! u' b
SOC与SIP技术趋势; Z0 z) s/ n6 x: _1 _! T

  A' y* }+ p, u" e7 d从集成度而言,一般情况下, SOC 只集成 AP 之类的逻辑系统,而 SIP 集成了AP+mobileDDR,某种程度上说 SIP=SOC+DDR,随着将来集成度越来越高, emmc也很有可能会集成到 SIP 中。从封装发展的角度来看,因电子产品在体积、处理速度或电性特性各方面的需求考量下, SOC 曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来 SOC生产成本越来越高,频频遭遇技术障碍,造成 SOC 的发展面临瓶颈,进而使 SIP 的发展越来越被业界重视。 

该用户从未签到

2#
发表于 2021-10-12 11:25 | 只看该作者
SOC与SIP是极为相似,两者均将一个包含逻辑组件、内存组件,甚至包含被动组件的系统,整合在一个单位中。

该用户从未签到

3#
发表于 2021-10-12 14:49 | 只看该作者
SOC是从设计的角度出发,是将系统所需的组件高度集成到一块芯片上
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 09:19 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表