找回密码
 注册
关于网站域名变更的通知
查看: 698|回复: 13
打印 上一主题 下一主题

NMOS+PMOS控制电池电压输出

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-9-24 18:45 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
NMOS+PMOS控制电池电压输出
. l; {% j- T0 p9 j8 X0 r) D
& s- n2 Z/ E$ H# v7 G1 J3 W

4 D( F' s: R5 Q3 A( W+ m1.在mcu_CTL给高电平的时候,Q5、Q1导通,BAT_OUT输出电池电压3.7V,这个没问题
$ c5 Y+ P( F0 }( Y) n- F9 ]% G, L+ ?+ n/ ?* {0 j7 i' [/ A

3 G: {' u/ X. ]5 J5 E3 x2.在MCU_CTL给低电平的时候,Q5、Q1截止了,为什么BAT_OUT输出还是有0.2V左右,是什么原因?如何改善这个bug% R0 U: f, U$ G! w1 }% f" c

4 k' z5 \% {3 O% P' f  V% f
# i) @4 Z! l# s8 k/ V
3.按照PMOS体二极管的内部结构,由D→S,所以S接的是BAT,这个接法是正确的/ M4 u4 r' `2 @; R4 X- |- F
6 d7 O4 [7 d0 C- d& J. d

NMOS+PMOS.png (15.56 KB, 下载次数: 1)

NMOS+PMOS.png

该用户从未签到

推荐
发表于 2021-9-27 10:36 | 只看该作者
PMOS会有一个小的漏电流到BATOUT,在BATOUT加一个电阻对地,电压就应该没有了。或者改用NMOS控制负极
  • TA的每日心情
    开心
    2022-4-18 15:50
  • 签到天数: 7 天

    [LV.3]偶尔看看II

    推荐
    发表于 2021-9-26 17:51 | 只看该作者
    低电平的时候看一下Q1栅极电压就知道了
  • TA的每日心情
    难过
    2024-8-8 15:33
  • 签到天数: 685 天

    [LV.9]以坛为家II

    推荐
    发表于 2021-9-25 16:44 | 只看该作者
    这样试试看; T' {# C4 B7 z8 X/ f7 t
    8 A8 S: N8 @* f2 W7 z5 _

    1 u% ?$ x5 v% o; R7 ]) _

    微信图片_20210925161940.png (72.97 KB, 下载次数: 2)

    微信图片_20210925161940.png
  • TA的每日心情
    开心
    2020-7-25 15:21
  • 签到天数: 1 天

    [LV.1]初来乍到

    推荐
    发表于 2021-9-24 19:20 | 只看该作者
    R5用47K  在Q5的G极对地加一个20K电阻

    该用户从未签到

    5#
     楼主| 发表于 2021-9-26 18:12 | 只看该作者
    yjwfgihc 发表于 2021-9-24 19:20
    1 C1 h4 H- q0 S% {9 D  z3 NR5用47K  在Q5的G极对地加一个20K电阻
    5 N2 q6 z) L( m
    为什么?说下原理
    + ^5 i4 G7 X, R# \) L* |) l! y

    该用户从未签到

    6#
     楼主| 发表于 2021-9-26 18:13 | 只看该作者
    xan10101009 发表于 2021-9-25 16:44
    ' F4 z* a0 ?6 Y/ D5 g* w这样试试看

    . d+ N! J; i* \+ n% t2 _+ j4 t5 E你这样改的原理是?而且改小了电阻,耗电更严重. ?' ?4 Y( L2 `( \7 N( g7 [

    该用户从未签到

    7#
     楼主| 发表于 2021-9-26 19:13 | 只看该作者
    D和S之间漏电很小的MOS  大家有没有推荐

    该用户从未签到

    8#
    发表于 2021-9-26 22:22 | 只看该作者
    输出端加个电阻用来释放电荷就可以了

    “来自电巢APP”

    该用户从未签到

    10#
    发表于 2021-9-27 19:44 | 只看该作者
    gang_0187 发表于 2021-09-27 10:36:19# f% e" \2 l4 D1 `; n
    PMOS会有一个小的漏电流到BATOUT,在BATOUT加一个电阻对地,电压就应该没有了。或者改用NMOS控制负极

    ; n% M; j1 H/ Z/ }% O, y% O* H
    # `2 V9 ]$ h% K% A) H这个有可能是输出端的残留电荷导致的吧: N& i3 d9 N, _" @- i2 ?5 g

    “来自电巢APP”

    该用户从未签到

    11#
     楼主| 发表于 2021-9-28 09:56 | 只看该作者
    HLiNaK001 发表于 2021-9-26 22:225 Y9 N1 v, `! v. n: G
    输出端加个电阻用来释放电荷就可以了

    3 N8 t" I3 j* \  J8 B* ?这样还是有消耗啊  目的是完全关断  低功耗

    该用户从未签到

    12#
    发表于 2021-10-19 19:25 | 只看该作者
    这个可能是Q1的体二极管漏电流导致的,可以看看手册。解决办法可以尝试在BAT_OUT端,对GND加一个1-10K的电阻,降低漏电流的影响。

    “来自电巢APP”

    该用户从未签到

    13#
    发表于 2021-10-19 20:45 | 只看该作者
    BAT_OUT 对地加个1K电阻,回来报告电压有变化没。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-24 00:13 , Processed in 0.140625 second(s), 30 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表