|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
1、如何选择PCB板材？0 b: M& v9 A* H7 K1 P0 ^, J- S
' T: ]$ {/ l$ X, z0 P
选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点
O0 v' w0 V# t% V( l. s! W/ E设计需求包含电气和机构这两部分! p* }( m B, O7 k3 z+ C( n6 f
通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要- R2 G8 E7 B2 j7 {8 k7 V
例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用
. f" _( ~# J8 Y" c$ O8 y# t, z就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用3 [, \0 f8 R5 |( o7 y- Z. e
/ l0 A6 k# f y$ t% E9 h. _% j2、如何避免高频干扰？2 A+ J. {4 W* g: }* G# r# |( f) @
$ o1 |, e2 q" X) L4 L, V/ N! o8 D8 w
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)5 Z/ ^+ ^3 B+ X8 z( x
可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边. ?, W( _ b3 b7 t9 C
还要注意数字地对模拟地的噪声干扰- U6 q* G! G6 M1 l5 ?
, {( x- A0 ?9 r
3、在高速设计中，如何解决信号的完整性问题？
9 c5 r1 _: ]0 Y/ ^3 R5 ?8 d; I o0 n" {
信号完整性基本上是阻抗匹配的问题, ~0 Q0 s3 q$ O! r0 N& i2 m
而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等6 A: D/ x6 d7 k+ d# J6 v' p
解决的方式是靠端接(termination)与调整走线的拓朴
; q' R$ C- X4 E% z6 i$ k
% e- O/ A6 c. H' Z" a4、差分布线方式是如何实现的？
: k; d) I6 z# z# s: p8 N
9 j# O& i' {4 e& F差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行* {" I q" i4 p5 ]# x
平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)
7 C; R9 N" v) I% ^% Z0 l0 Z一般以前者side-by-side实现的方式较多
- V5 F- D9 W6 h$ F" D+ M
0 w3 M* v, \% S3 k1 g* c5、对于只有一个输出端的时钟信号线，如何实现差分布线？
# d, k0 P) @1 L0 Q. h- y要用差分布线一定是信号源和接收端也都是差分信号才有意义
5 l ?' S2 h, q所以对只有一个输出端的时钟信号是无法使用差分布线的
& L) z2 V" ?" o* X
" b! R" U* F+ l) s6、接收端差分线对之间可否加一匹配电阻？) O( E3 k% l1 z% H/ [
% F" V/ p2 _3 v+ E# g8 x$ N接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值+ h g) ?* I" ^$ f5 D4 i
这样信号品质会好些% A4 i5 G$ i0 d7 u2 x" @0 j
5 i5 W$ W4 H* z
7、为何差分对的布线要靠近且平行？
8 ~1 F+ G- S' U) H+ G! V1 b& Z( r- F: Z% ]" l& \
对差分对的布线方式应该要适当的靠近且平行7 }1 `& B" V6 U; T2 d) x( x
所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数
C5 _( S' @. |5 ~# Y" j) x% d需要平行也是因为要保持差分阻抗的一致性- T! W( Z' ^/ E4 f
若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)8 B0 Q: c' g9 V' \6 @: D8 H
; s3 Y$ K5 |6 X. `
8、如何处理实际布线中的一些理论冲突的问题( ]* o9 O; w5 j& C
1. 基本上, 将模/数地分割隔离是对的1 C: j, f8 T+ y* |
要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大" o2 r9 H- R* T% R
2. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰/ G% r% a, d2 c! Y3 |
而且离的太远, 地平面上的噪声也会影响正反馈振荡电路8 R: Z9 M+ r$ M9 C
所以, 一定要将晶振和芯片的距离进可能靠近5 q k: ?; U) ?9 r4 u! Q7 r$ S* M
3. 确实高速布线与EMI的要求有很多冲突
- C' ~6 T" x1 f q& ^7 w9 \ w但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范. N$ E" I% e0 g/ d6 ?
所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层
/ j, G- O) h0 @, o* F2 K最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害
+ q* @7 O* _5 g" N
1 L4 f" _. ^ t! G% _9、如何解决高速信号的手工布线和自动布线之间的矛盾？6 s5 e. O) c) M) i j# e5 @
9 B4 `6 c, `3 r4 O& Y2 L0 C5 l/ j
现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目, k4 F! I/ Y2 l' Z- _
各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远
9 d4 @6 Y6 W0 O! k$ c1 @例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等
( i5 y0 a8 s" \$ ?6 b. p; H这会影响到自动布线出来的走线方式是否能符合设计者的想法: V1 I9 F+ r# ?
另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系
9 t- Y5 ?" z3 W- ? I- `例如, 走线的推挤能力, 过孔的推挤能力, 甚至走线对敷铜的推挤能力等等
9 D# [6 v8 l8 N( Q) Y' Q9 I$ j所以, 选择一个绕线引擎能力强的布线器, 才是解决之道
( p) F* `4 m! R2 F* M2 c10、关于test coupon
8 N+ Z2 D: n b9 D0 D( l/ U
$ [( E( Y0 {' Ctest coupon是用来以TDR (Time Domain Reflectometer) 测量所生产的PCB板的特性阻抗是否满足设计需求- C0 \. ]+ E9 u, V5 J
一般要控制的阻抗有单根线和差分对两种情况7 A# S- k% r/ L! R, G- `1 ~9 ]) N
所以， test coupon上的走线线宽和线距(有差分对时)要与所要控制的线一样' F7 X: @, M4 W& y2 h: m7 u0 S1 E
最重要的是测量时接地点的位置7 c! w, b* R9 l9 _& C
为了减少接地引线(ground lead)的电感值， TDR探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)， 所以， test coupon上量测信号的点跟接地点的距离和方式要符合所用的探棒
# a/ e; N5 z' |- p- f1 Z7 c1 S- O' G/ a0 V
11、在高速PCB设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？! V& m6 a; ?% ~* P
2 u2 @4 @0 m/ U% w一般在空白区域的敷铜绝大部分情况是接地
" \9 w! [( F, F1 B8 g只是在高速信号线旁敷铜时要注意敷铜与信号线的距离， 因为所敷的铜会降低一点走线的特性阻抗
* F; Q. _: L% H3 U/ @也要注意不要影响到它层的特性阻抗， 例如在dual stripline的结构时
2 A. Y5 G% P N, P: T4 Q! A# V
+ j' {* f$ ^( c: h! @12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？
5 u5 Y2 q* G: w% M2 k电源和地平面之间的信号是否可以使用带状线模型计算？
/ |% o- F6 r% G: t2 ^2 N- n+ U+ Z0 {, ^+ _- @
是的， 在计算特性阻抗时电源平面跟地平面都必须视为参考平面4 U6 ^2 t- }4 q6 I, v. l$ ]
例如四层板: 顶层-电源层-地层-底层， 这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型
4 m6 q5 N7 { t h, W+ M6 D; G3 w+ _9 U/ k* C( E* b
13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？. L) H8 H0 h& S3 C/ O3 C5 f* K
4 }+ n* w4 W& E* Y1 M; Z; S6 e( X一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求
" F/ o1 y5 b% q, Q% m另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方9 }7 G" l. N' ]8 @$ g q& W- ~
0 O! d' T: C- S: X: h
/ g+ i2 _2 d8 I+ U j" y+ Z0 U14、添加测试点会不会影响高速信号的质量？* l0 A' e) G# q0 U. r( z8 P, e
) R4 N: f% l- ^; w% I至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定; Y/ p8 Q! g- n- q
基本上外加的测试点(不用线上既有的穿孔(via or DIP pin)当测试点)可能加在线上或是从线上拉一小段线出来
8 t8 f t9 g+ f( ~7 p前者相当于是加上一个很小的电容在线上，后者则是多了一段分支) ^* y" M) ]! ~# @ m( C3 U
这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关! @! Y% ^- l- P- I5 h; B5 O& S j
影响大小可透过仿真得知8 y% {, z" @7 K% O8 `8 d2 P
原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好) b m0 a( s2 n% v
6 l4 q9 w+ C5 G! y15、若干PCB组成系统，各板之间的地线应如何连接？
) F; B. e+ c6 K. A4 g& }0 o( r, ]9 \5 _
各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子 (此为Kirchoff current law)
; F( a j# i( z+ _) V" @这地层上的电流会找阻抗最小的地方流回去3 b F1 d8 F) U
所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声' S* H- @* c. K3 M+ F- L( q: I/ W
另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响
' ?3 o! V( m4 v2 M5 q- |1 M
G) \# t! |! h% }( C; d: y$ l, g# k |
|
/1 
发表于 2021-9-19 09:39
收藏
淘帖
支持！
反对！