找回密码
 注册
关于网站域名变更的通知
查看: 410|回复: 2
打印 上一主题 下一主题

Golden Image设计要求主要包含下面几点

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-9-17 14:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1、IPROG(Internal program) command在Golden Image里面可以通过设置bitstream setting里面的next configuration address (BITSTREAM.CONFIG.NEXT_CONFIG_ADDR),或者在HDL代码使用ICAPE3原语来设定加载地址值;通过设置BITSTREAM.CONFIG.NEXT_CONFIG_REBOOTDISABLE来把
( J& [+ c$ G1 K) d* E
1 A. G. X& C1 O9 gIPROG command关掉,在这种情况下上电后会直接去加载Golden Image;
5 G$ h( K3 |' q- M
1 x  q2 O" V3 u2、跳转地址寄存器WBSTAR(wARM boot start address)可以在bitstream或者ICAP里面来设定;& A  `/ p: R2 j9 y1 X9 D9 o
  r% r" N4 ^! L
3、MultiBoot Image必须存储在WBSTAR设置的Flash地址位置;2 O- u! Z$ m8 G+ }* \, t

9 L9 Q' M& i6 G6 V4、Watchdog timer包含configuration monitor和user logic monitor两种模式;在配置模式下面,Timer times out情况下,配置电路会去加载fallback bitstream。Watchdog Timer可以在bitstream options里面使能。
0 b& I3 ^$ j4 Y% `7 N& ~( p

该用户从未签到

2#
发表于 2021-9-17 16:36 | 只看该作者
multiboot的功能对于不同的FPGA应该是相同的,配置可能不一样

该用户从未签到

3#
发表于 2021-9-17 16:37 | 只看该作者
Watchdog timer包含configuration monitor和user logic monitor两种模式;在配置模式下面,Timer times out情况下,配置电路会去加载fallback bitstream。Watchdog Timer可以在bitstream options里面使能
$ Z( r$ Z7 a8 i* s7 X" d
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-11 12:50 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表