FPGA 设计的问题

on1e

如果一个设计有多个设计文件，每个设计文件对应一个模块儿，而最终的设计就是将这些模块儿连接起来；
  d& G5 l) P5 L6 G$ k; C  m4 |2 D4 ^问题：我怎样对这些模块儿进行编译啊，难道每个设计文件都要单独建立一个工程吗？
  d2 n( `3 J# y3 m' _% x! V

芦根苏木

建立一个工程之后，可以在其下建立多个模块的（设计文件），每个文件呢是可以独立编译的，只是你得把他们单独设置成为顶层的文件（top entity）而已
4 d# W6 n6 a( T5 f; a" J, v. r

Jame33

建立一个工程，里面每个模块对应一个.V文件（针对verilog）；
要把这些模块连接起来，就要用一个顶层文件（把一个.v文件设为顶层文件），在这个顶层文件中例化其他模块，这样也只建立了一个工程，编译的时候也是一起的。