找回密码
 注册
关于网站域名变更的通知
查看: 515|回复: 4
打印 上一主题 下一主题

PCB布线规则

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-9-3 09:57 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
PCB传输线:" Q" p& U& P/ `# c* `( r
PCB传输线总的来说可以分为两种:微带线、带状线5 U' E, p+ b6 K9 w. S
微带线:微带线一般分布在PCB的表层(TOP层和BOTTOM层),仅有一个参考平面。  o$ w6 i/ k8 M+ F$ F7 I; M! p" \; f
带状线:带状线分布在PCB的内层,一般在4层及4层以上的PCB才存在带状线。
6 k8 v4 S' S9 a9 J0 M8 d: O从信号角度来说,带状线拥有两个参考平面信号质量比较好,所以一般带状线用来走一些比较重要的信号线。/ l  R8 K) {* T% K& E$ W

- |3 P. W) Q9 q+ ]3 `/ K信号线的阻抗匹配:1 [! A0 _8 g! V- E. V, m. u$ ~$ J8 @
阻抗匹配的目的主要在于传输线上所有高频的微波信号皆能到达负载点,不会有信号反射回源点。3 o% X+ N% ?* e/ f; x
对于阻抗,这个比较复杂,除了要考虑元器件的阻抗还需要考虑PCB走线的阻抗。PCB走线阻抗与PCB的叠层、铜厚、线宽等有关;现在一般是采用一些软件去计算:比如SI9000
4 Q3 ?' n) \# @! s单端线:对于单端线,阻抗设计一般是在50Ω、60Ω或者75Ω左右。单端线的阻抗指线对地的阻抗。) N% ~( M+ E- ~9 B% k% V: S
差分线:差分线阻抗匹配一般是100Ω或者120Ω左右。差分线的阻抗指两根线之间的阻抗。
# ~- Q" a  ?. ], {$ r# m, _
3 H  W$ X' E) y! D9 K  y6 N串扰:
3 q+ B3 e  Y1 y8 j& S7 p/ [串扰就是能量从一条线耦合到另一条线上。高中我们就学过:交变电流会产生磁场,当一条线通过交变电流产生磁场时,产生的磁感线又会切割隔邻近的导线而导致产生感应电流,这时串扰就发生了。
3 M  X% w( ]7 x0 \7 b) u, Y. n! [产生串扰的两个机制就是:互感和互容
8 h6 t1 D* j  ?9 L9 R& n
  F5 ^5 _  i5 M& K9 R4 u互感:当一线圈中的电流发生变化时,在临近的另一线圈中产生感应电动势,叫做互感现象。互感现象是一种常见的电磁感应现象,不仅发生于绕在同一铁芯上的两个线圈之间,而且也可以发生于任何两个相互靠近的电路之间。
+ g3 S& Q$ c# H互容:无论何处,只要存在两个电路,就会有互容。一个电路的电压产生电场,该电场会影响第二个电路。两个电路之间的电场相互影响,其互相影响的系数随距离的增加快速地减小。在两个电路之间,电的相互作用系数称为它们的互容,单位是法位,或安培-称/伏。两个电路之间的互容耦合可以简单地看做到从电路A到电路B的一个寄生电容连接。
" [! J! h: ]8 r. z8 [; _# x% E2 c- E) d3 d

1 N3 f& f4 j( W* m; n" T0 Z串扰是影响电路稳定性的一个比较重大的因素,串扰会影响通信信号线的稳定性,影响通信稳定性;串扰会造成隔壁线路的误触,比如造成隔壁电路由低电平突变到高电平,形成一个错误的信号。3 `/ t' v: l* y& T# |
  o, U) u2 X7 T! j7 w6 D
减小串扰的措施:
; l* E" e# r6 O& K1、尽量拉大两传输线的距离
4 J0 F7 T( y" X( o) U) C  {. n7 c2、减少平行走线的距离$ p8 I+ N0 A' A, c
3、对于上下两个平面的走线尽量走垂直,不要走平行走线1 [$ z5 t4 d7 |3 `5 Z+ A# n
4、重要的信号进行差分走线
, r: y1 m) e6 H' I! ^4 p1 }5、多层板时尽量走带状线
5 f9 v$ y4 b+ B/ U& f% y2 h+ j3W 原则:为减少线间串扰,应保证线间距足够大,当线中心距不少于 3 倍线宽时,则可保持 70%的电场不互相干扰,如要达到 98%的电场不互相干扰,可使用 10W 规则。
: U$ m+ z5 |: e+ m0 N' J在平时走线时,很难做到全部信号线都使用3W原则因为这样会造成PCB面积加大而增加制造成本;所以一般是在重要的信号线之间用3W原则。: [0 ~, O' p# `5 N9 i: ^

8 b% Y  n  l( k2 U6 V7 d+ r$ K2 ?, e
20H 原则:以一个 H(电源和地之间的介质厚度)为单位,若电源平面相对于地平面内缩 20H 则可以将 70%的电场限制在接地边沿内,内缩 1000H 则可以将 98%的电场限制在内。: r8 x# g0 Q% N; i4 _" D4 Y
: S$ c$ J+ Q% G- P; A5 U' Q

% }/ g; S5 g" X+ GPCB线宽与电流的关系:
) q+ e9 F/ N: k我们在布线时最好估算一下通过该走线的最大电流。一般设计导线线宽要比允许通过的最大电流的线宽要大。. M0 _- b0 n& m, Y# ]
计算公式:
5 l: R9 y; d* m0 `I=KT0.44A0.753 B3 P# T9 m3 v  `2 @0 [0 }# E* g
(K 为修正系数,一般覆铜线在内层时取 0.024,在外层时取 0.048T 为最大温升,单位为摄氏度(铜的熔点是 1060℃)
! H9 o8 X$ L- \$ lA 为覆铜截面积,单位为平方 MIL(不是毫米 mm,注意是 square mil.)0 p! E9 t- J. Z4 Y' M
I 为容许的最大电流,单位为安培(amp)
) t; h+ ?* C5 e  V4 ^) W
; t2 @! l1 f  P( w2 a$ z8 p一般 10mil=0.010inch=0.254 可为 1A,250MIL=6.35mm, 为 8.3A! s/ h0 @3 b9 x6 s4 m
上述数据都是在极端条件下,如果真的用10mi走1A电流的话那么电路板会严重发热。9 s# e5 H; ^6 j: x! l( v7 U

+ u( s' J/ o( L/ {. z  d* @- i4 rPCB板铜厚的计算单位为:盎司(OZ). y* |! u) @  `3 S+ _2 A% x( m' Q
1 盎司 = 0.0014 英寸 = 0.0356 毫米(mm)) K: ^) l. y1 y. m5 L. k* w; e
2 盎司 = 0.0028 英寸 = 0.0712 毫米(mm)
# k# p' T, Z0 C0 j以下数据时25°C时1OZ、1.5OZ、2OZ的数据:  ~" T/ i( `1 @* }& @% w1 Z+ f9 x0 o
单位换算:
; \3 {3 g: |/ Y3 n, y* i1mil=0.0254mm" b+ D9 [; ?/ f6 x% m) Z9 v
1mm=39.37mil
8 Z+ f# j- q. t

' P3 \/ a; T8 K) K3 v( b; `在进行PCB布线时注意的问题( }6 u& K. r& \: e
1、时钟布线设计:, r: d& i, ^8 V: Z/ R/ z9 x
) w4 Z  d+ D# d( E4 V
1)时钟产生器尽量靠近到用该时钟的器件
9 S0 u  w3 x+ P$ ^6 n' g) n2)对于金属外壳的晶振要接地( G& z4 ?  O8 _! D/ l' h
3)用地线将时钟区圈起来做包地隔离
+ u8 K: S; e" h, N- {4)在晶体振荡器下面铺地铜,并避免布其他信号线穿过
, k3 ?( D' q$ R7 R: b  j% f5)时钟线尽量短,无源晶振采用差分对布线7 u# v" Y; L( g; G6 D0 ?! ?5 c  s
8 l- M6 e9 n' X8 v" A) e! K
2、蛇形线设计' {0 P4 V0 d0 d/ h; a
蛇形线作用:
& q, m& n8 ^, B1 V- m0 Z1)阻抗匹配* E& g" ]( r0 F1 z1 I, X
2)滤波电感
$ t; ~5 u4 r3 i3)对一些重要信号,做等长布线(尤其是在高频电路中的数据线)。以消除时滞造成的隐患,绕蛇形线是唯一的解决办法(DDR)# u) o# |; }, M( ]$ \" T+ f. N
蛇形线走线规则9 T2 e! {1 U5 z3 x
蛇形走线两线之间的线距>=2倍的线宽。7 c. g, S4 a4 n% e9 e! ^7 q0 G* B

  Z6 T9 L3 }: ]0 Q6 |4 o* h& o9 f' U3、布线不能跨越分割电源面之间的间隙
* Q7 G* k; }# v$ t" N" x: W) X" V* I/ l; }9 R5 D* A4 C
4、在电路板的所有层中,数字信号只能在电路板的数字部分布线;模拟信号只能在电路板的模拟部分布线。
# v0 n* j0 g7 ?
6 G0 {2 [1 K4 A, s& l  ^5、印制板尽量使用钝角折线或者圆弧导线,而不用 90 °折线或者锐角布线以减小高频信号对外的发射与耦合。(射频天线除外); w9 G4 F# a; ^1 p% [1 L

0 s2 f8 @) r3 S: t5 F5 [6、对于信号输入输出端靠近时,用的导线应尽量避免相邻平行。最好加线间地线或者差分布线,以免发生反馈耦合。
2 L( ]" b. t# n- z5 i% U: m# j" Y( d3 D! @3 ^( M: W, n9 x
7、重要的信号线尽量短和粗,并在两侧加上保护地,使用“地线—信号—地线”相间隔的形式。(并且可以在地的两边打一排过孔,提供干扰泄放通道)" _; _- j# S9 z  I, j" t
! A8 Z% b; Z4 l& n) i1 I1 S
8、单面或双面板的电源线和地线应尽可能靠近,最好的方法是使用多面板电源线布在印制板的一面,而地线布在印制板的另一面,上下重合,这会使电源的阻抗为最低。
, O0 a& _. H6 @4 _( N. G, g( K# b/ v, A4 b2 V0 `3 k$ w3 g
9、布线时关键信号线优先:电源、模拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线。
! T5 g  w- O3 _, U1 r4 H8 g2 }: E, y3 c9 I! ^, f3 \
10、尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线。
  ]7 ^  e6 K, h通常信号线宽为:0.2~0.3mm;1 u# I, v9 t& I+ N% B2 }/ L. z
电源线为 1.2~2.5 mm ,对于数字电路的 PCB 可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用,模拟电路最好使用单点接地,地线线宽大于(有时候可以等于)电源线)。
: ?5 Z5 L9 }" C( u- t: e: Y- m) z2 m7 i7 D

6 J' R; w+ ~3 r! J, u

该用户从未签到

2#
发表于 2021-9-3 10:04 | 只看该作者
学习了  感谢分享

该用户从未签到

3#
发表于 2021-9-3 13:39 | 只看该作者
对于上下两个平面的走线尽量走垂直,不要走平行走线

该用户从未签到

4#
发表于 2021-9-3 14:29 | 只看该作者
重要的信号线尽量短和粗,并在两侧加上保护地

该用户从未签到

5#
发表于 2021-9-3 17:36 | 只看该作者
PCB走线阻抗与PCB的叠层、铜厚、线宽等有关
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-27 06:24 , Processed in 0.140625 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表