|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
前言# P' w" v# A+ y. R
集成电路封装的目的,在于保护芯片不受外界环境的干扰,以使之能稳定、可靠、正常的完成电路功能。但对于芯片本身而言,封装只能限制不能提高芯片的功能。所以对于芯片的封装工艺有一系列的要求,相应的在不同的使用环境采用适合封装的芯片。
$ L4 _& y0 Y% j/ I9 a( H' M& k# |+ K$ A0 p$ _9 T9 ]
一、什么是芯片封装?' }( K' \2 V1 |
集成电路芯片封装(Packaging,PKG)+ \& B' j$ @6 y1 V
狭义上:就是利用膜技术及微加工技术,将芯片或其它要素在基板或框架上布置、粘贴及连接,引出接线端子并通过可塑性绝缘介质罐装固定,构成整体立体结构的工艺。
% a$ c' D L2 o6 s" [ C4 q广义上:是指封装工程,将封装体与基板(常为PCB板)连接固定,装配成完整的系统或电子设备,并确保整个系统合性能的工程。+ f9 @0 I8 O v8 y- u1 s
$ t% T, m/ s4 l; l2 g/ k二、封装实现的功能
0 ?% ~* I1 t2 \1. 传递电能;主要指电源电压的分配与导通。
2 D* d2 F( F* X2. 传递电路信号;要考虑信号延迟尽可能小,最短路径,对于高频信号还要考虑串扰的影响。- i& Q6 c2 {) e1 j
3. 提供散热途径;考虑器件长期工作时散热问题。
9 v/ H# B9 u' c5 t4. 结构保护与支持;主要提供可靠的机械支撑。
/ y4 V' @: V+ H
! m- t7 o3 s8 w7 R% F三、封装选择考虑因素
+ r( }* y' e1 R q" r; ]+ l5 N对于芯片使用工程人员来说,主要考虑以下几个因素:
6 e5 h3 \( i( v性能、尺寸、重量、可靠性和成本目标、使用环境。1 `) k5 w' q, R+ x; \
w* x' ~* u& ?# Z+ K0 G) X: L
四、封装的分类' \! M# H2 b, L3 n- [5 u! _7 V- c0 `
按照组合集成电路芯片的数目/ z0 K; K! h4 r# r+ P+ u
单芯片封装(Single Chip Package,SCP);
3 {' J$ H. v. K5 H: g多芯片封装(Multichip Package,MCP)8 b6 _( Z" |* o4 r( G' }7 N
6 z _% ^9 A& A. x
按照材料区分
: G- T4 i: n. d8 n; m6 ~, H% t6 N
2 [8 p# h6 E, P2 m3 U/ l高分子材料(塑料)$ w+ E% L# N( ^, d+ ^# a
* O& {" T, B, N2 L" `7 Z! Q
可靠性与热性质低于陶瓷封装;
0 ] {, ~. N( \0 t5 G4 b; X* ^: {成本低,薄型化;
9 i( u* |& u# m$ c# s5 ~, ], F. C4 N
陶瓷封装
! O! L) u0 z: t# H3 M0 w
. {. m) l$ D V5 D) P4 ]9 z3 {热性质稳定;
3 G( c7 q4 j7 S5 k高可靠性;& \; t1 U* S. z, U- Z& i
7 \8 i( G: B- }; V O- F5 f
按器件与电路板的互联方式
a) H) j2 e H5 e p) X; A9 e4 }引脚插入型(Pin-Through-Hole,PTH)0 L6 f3 j$ ]& v$ Y
使用方便,灵活。
. g) |0 _! Q$ C2 I' e1 R表面贴装型(SuRFace Mount Technology,SMT)
; A4 K) ~* X" d% r) P2 o体积小。
' \+ H& i2 ` j4 l7 I/ K
i+ T6 A. ?9 j# i# M) B- _9 Y5 J! g按引脚分布形态区分, D$ f* a$ e1 |) F
单边引脚;$ m9 P- ?( E/ j" ]: J% d* e/ N; q
, K& c9 u' P9 W' y1 ? N# A单列式封装(Single Inline Package,SIP ),
, e% H/ R) X7 P交叉引脚式封装(Zig-Zag Inline Package,ZIP);
- A) _' f$ V! e- e* Y8 Y# m
' K8 s7 V& L; P8 Q5 ]双边引脚;6 u9 Q- u9 U$ p- \! k
4 q+ v* H- ~! Z. ?. B& Q5 f+ Z
双列式封装(Dual Inline Package,DIP),
: }. u2 a5 G3 n4 U, M小型化封装(Small Outline Package,SOP or SOIC);
2 n+ R0 l& Y; ]' a3 M& K( k0 R( t( Z) l$ x6 R1 F) y9 a
四边引脚;2 @3 ^5 G9 `" L7 O1 a
8 {8 e, k# W1 Y L" G9 `3 g t0 H四边扁平封装(Quad Flat Package,QFP),
' a0 Q# ~, J; i
" P- L0 e1 q3 b/ L. Q3 {- M底部引脚;
5 _; V% n/ {8 L; }% {& }
6 w: m7 q7 S, d' ~% t6 y金属罐式(Metal Can Package,MCP),
* V1 j6 Z0 m; k5 S' f点阵列式分装(Pin Grid Array,PGA)5 d. Z, D4 Q$ X( K% G8 J; u' i
V v6 Y3 I/ t/ i9 `
3 d, }/ v4 I0 N |
|