Zynq中FPGA上电时序

oponi

因为ZYNQ 的PS 和PL 部分的电源有上电顺序的要求，在电路设计中，按照ZYQN 的电源要求设计，上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO，下图为电源的电路设计：

6 w9 `0 C+ J( q' P4 c/ B! R) M1 C

& a# u# f4 V! V
) S+ P4 g: x2 z$ M6 H7 vZYNQ芯片的电源分PS系统部分和PL逻辑部分，两部分的电源分别是独立工作。PS系统部分的电源和PL逻辑部分的电源都有上电顺序，不正常的上电顺序可能会导致ARM系统和FPGA系统无法正常工作。

* Z! t. L5 m/ `+ M! D
5 Z) ?3 Y3 M0 I, {$ }! ~5 `4 l9 KPS部分的电源有VCCPINT、VCCPAUX、VCCPLL和PS VCCO。

VCCPINT为PS内核供电引脚，接1.0V；
' i# I6 R0 C3 A- ~- W- D5 {
VCCPAUX为PS系统辅助供电引脚，接1.8V；
5 Q2 g- U- K- |8 }0 Q7 u2 A+ {
1 h* X4 e0 _# `' j2 J1 ~VCCPLL为PS的内部时钟PLL的电源供电引脚，也接1.8V；
, A* i2 `/ J0 |) P
PS VCCO为BANK的电压，包含VCCO_MIO0，VCCO_MIO1和VCCO_DDR，根据连接的外设不同，连接的电源电源也会不同，VCC_MIO0连接3.3V，VCCO_MIO1连接1.8V，VCCO_DDR连接1.5V。PS系统要求上电顺序分别为先VCCPINT供电，然后VCCPAUX和VCCPLL，最后为PS VCCO。断电的顺序则相反。

% E+ c( h' Y- h# _
& Z* U" S0 n% _6 ^; t
PL部分的电源有VCCINT, VCCBRAM, VCCAUX和 VCCO。

6 o' y" |5 N( {" A2 X% L
# f8 `  |  G" H8 JVCCPINT为FPGA内核供电引脚，接1.0V；

0 ]; e  x+ W. Y' b+ _  pVCCBRAM为FPGA Block RAM的供电引脚；接1.0V；
6 J: V+ c  m# b6 Y
VCCAUX为FPGA辅助供电引脚, 接1.8V；

1 b: e" G0 Y  V  S5 Q! b7 C. vVCCO为PL的各个BANK的电压，包含BANK13，BANK34，BANK35，BANK的电压连接3.3V。PL系统要求上电顺序分别为先VCCINT供电，再是VCCBRAM, 然后是VCCAUX，最后为VCCO。如果VCCINT和VCCBRAM的电压一样，可以同时上电。断电的顺序则相反。

cyberbot8

因为ZYNQ 的PS 和PL 部分的电源有上电顺序的要求，在电路设计中，按照ZYQN 的电源要求设计，上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO
. F+ l4 C+ s/ @

Jame33

如果VCCINT和VCCBRAM的电压一样，可以同时上电。断电的顺序则相反
4 K& c0 U- C3 f3 H

芦根苏木

PS系统部分的电源和PL逻辑部分的电源都有上电顺序，不正常的上电顺序可能会导致ARM系统和FPGA系统无法正常工作