阻抗连续性问题

coldhearted

我现在设计，要求对阻抗进行严格的控制。但是走线上会有电容和过孔，我的想法是对电容焊盘下挖空以改善。但是电容和过孔对阻抗的具体影响是怎样呢？我看到的一个资料上有相关的仿真结果，但比较简单也不具体。这方面有没有什么比较详细的资料，或定量分析？然后对电容的选择，我需要做哪些方面的考虑？
谢谢
" @( W% g2 t( a, N2 e

袁荣盛

回复 coldhearted 的帖子
9 V* Z0 f0 v+ R$ Q2 n" h6 D
8 ^5 c  k: L4 B4 _6 k5 d做的是高速串行链路阻抗控制？
单纯从反射的角度来看，使整个链路的阻抗保持一致能最小化反射
' P' G% @6 w& {+ L, h# N传输线总是可以控制的
# ?/ G( q' Z! h  I5 p9 V8 t. o过孔通常呈容性，所以阻抗可能会降低，可以删除焊盘等措施来优化
$ x  `& |, I+ J# r; L6 M& H# \你说的电容肯定是指AC耦合电容，可以掏空电容pin角正下方的参考层的铜皮
1 k" y& g3 t, Y* F: E8 ~7 h3 |把电容的焊盘当做是较宽的走线来处理，挖空紧邻参考层铜皮，让它参考更远的参考层
如果想精准阻抗控制，最好做下整个链路的建模并提取S参数或看其TDR曲线特性

coldhearted

回复 袁荣盛 的帖子

: y8 K0 s9 x1 ~! ]; B! d你说的内容跟我目前所设想的基本一样。比如用SI9000设定传输线的阻抗，掏空焊盘等。如果要精确控制，建立模型的话，有没有什么相关资料？或者说是从何处入手？非常感谢讨论

cccccc32

正想看这方面的资料，有资料的共享一下吧，谢谢！！！！

coldhearted

回复 cccccc32 的帖子
' k! |8 r& N. U  L
我正在看一点文档。要是里面有有用的东西过几天我传上来

cccccc32

回复 coldhearted 的帖子

5 U" W# k+ P! q* h6 a$ u$ G太好了，非常感谢！！！
6 P/ g- p7 O  O* W; @5 V3 [7 A
% A5 l4 d0 l/ k7 R- g# D0 r8 z8 f期待你的资料

coldhearted

回复 cccccc32 的帖子

- h$ `' v+ }3 N不客气，一起讨论

急行军

这么严格的阻抗控制啊,还没接触到过，o(∩_∩)o...哈哈

coyoo

袁荣盛 发表于 2011-6-16 19:40
回复 coldhearted 的帖子

做的是高速串行链路阻抗控制？

3 e& }8 j6 S0 A6 b. G如果整个链路保持一致性，那么源端信号只有二分之一的功率能被目的端接收，请问如何考虑这个问题？比如源端LVTTL3.3v信号到目的端（由于链路阻抗一致性很好）变成1.6V的信号，而目的端正好也需要LVTTL电平，那么这时候高电平判决就会出问题的？
  W" ^# d7 C) d

袁荣盛

回复 coyoo 的帖子
6 X3 t: R# f- Y$ k6 [/ a6 N  r
# R: n% x4 t3 v9 L# i! V& {; a去看看源端匹配的原理

partime

改善就行了。定量没有解决方案的