对于那些波峰与波谷一般会采取什么对策处理？

mengzhuhao

我今天用siwave随便导入一块pcb，使用默认的参数
进行了电源层与地的仿真

那些深红色与深蓝色的区域是容易被对应频率共振的地方吗？
如果配合仿真工具优化自己的电路布局布线？
7 v( f! Y5 p6 H) D

dingtianlidi

大哥们，那是波形仿真吧，不懂啊．

mengzhuhao

版内有对ansoft的siwave熟悉的兄弟姐妹吗
9 b- }- ]  G2 s& q- g5 {0 [; e
9 Z. l1 J# e: W# i

! R: d; R4 s* H8 Y6 i5 ?
想多了解完整性理论与物理实际pcb的关系
一般如何入门

mengzhuhao

PCB的地电结构决定了它在某频点上一定会出现谐振。而潜在的谐振（本征模）是否会被激励出来，是由激励源的位置和PCB上信号的有效带宽决定的。
        使用SIwave仿真分析PCB整板的谐振情况，需要按以下两步走：
, M! @) u( H) ]' V: i' o        1.计算单板的本征模（自身的谐振频率）
        SIwave中有2D本征求解器，用于计算出单板的谐振频率
        2.加激励源
        在1的基础上加入激励源，激励源与本征模的结合，就可以模拟出实际的谐振情况。激励源通过port端口加入，是一个宽频信号。在逐渐靠近本征频率的频点上，反射回激励端口的信号能量（回波损耗，如S11、S22等）随之逐渐加大。在本征频点上，回损最大，S参数曲线形成一个深凹的山谷。最终，反射的能量部分在结构内部耗散掉，部分被端口接收。
0 K( b* F. q  Q9 r+ p* ~        也就是说，在用SIwave计算某端口（该端口是单板上的某个位置）的S11类参数（回损参数）时，如果在某个频点上曲线出现了深凹，就说明在PCB该位置点上如果存在一个电磁源，那么在该频点上将会出现一个本振。
: L8 ~: F3 ~/ X/ ?) ~' e$ A                通过以上仿真，可以获得的指导意义有两点：
1)在布局时IC避开这些port位置，这样可以避免在危险位置出现电磁源
: Y! T+ ?% ^% i2)在port位置加去耦电容，改变单板谐振频率

mengzhuhao

仔细区分的话，去耦电容在PCB上有两种用途，一是对整个电源层和地平面层之间去耦做贡献，二是加在有源器件电源与地之间，后者用来滤除信号状态变化时，由于电源功耗的变化而在电源和地之间产生的噪声，为器件提供一个局域化的直流通路，即提供一个局部的直流电源给IC，以减少开关噪声在板上的传播并抑制噪声对其它芯片的干扰。
前者的用途在下面阐述：
" H+ M7 _/ ?3 j: O& Q( O地电完整性设计的一个重要内容是确定去耦电容的位置/数量/容值（也是SIwave仿真的重要内容），为什么加去耦电容可以实现良好的PI性能？简述如下：
( s. Y5 |8 r$ i4 n+ m, B# x7 o5 q如在《关于地电完整性仿真的絮语》中所述，多层PCB板的电源层与地平面层构成了一个容值较大的电容，它存在自谐振频率，如果这个频率与单板上器件、时钟的工作频率产生共振，则整个PCB就是一个EMI辐射源，当电源层和地层采用20H原则，这个自谐振频率可以提高一些。而通过在电源层和地层之间加去耦电容（小容值），可以继续提高PCB的谐振频率。当大容量的电容器达到谐振点时，大电容的阻抗开始随频率增加而变大；小容量的电容器尚未达到谐振点，仍然随频率增加而变小，并将对旁路电流起主导作用。
在SIwave中，通过仿真模拟添加去耦电容，可以改变PCB的谐振频率，使谐振点高于工作带宽。
2 \$ W$ [4 f0 C: ~! O

mengzhuhao

1.
( h2 F  J3 h( X# N电源完整性，Power Integrity，简称PI，我觉得就中文译名来说，称为地电完整性更为合适，因为PI设计中必然包含对地层的设计，同时也可以把地层视作广义的电源层的一种（0V）。
7 |4 f8 H2 |8 C+ r& {+ p* }信号完整性（SI）和地电完整性（PI）设计是硬件EMC设计的重要方面，这两个方面控制的好坏程度决定了电路板EMC性能（特别是EMI特性）的好坏。可以说，SI、PI、接口电路的防护滤波设计是一块PCB板EMC性能的三大基石，而EMC性能则是这三者的外在表现形式。
, K3 e; ~' q; G- ]+ m2.何为电源完整性？
一块PCB板上有数量众多的芯片，各种芯片供电电压不同，常用电压有5V/3.3V/1.6V/1.5V/1.2V，PCB设计中要做电源分割（称作电源传输系统，PDS power deliver system）来实现对有源芯片的供电。当地电设计不合理的时候，会造成供电不连续，产生电源噪声，最终导致芯片不能正常工作，或者导致PCB对外EMI辐射超标，由于EMI/EMS存在互逆关系，在这种情况下PCB的稳定性（抗干扰能力）也大打折扣。
8 I2 |; x$ n# W" s6 |, l) ^! m3.地电完整性设计方法
首先是有一些经验法则可以利用，用以确定PCB基本的叠层结构、器件的预布局、电源走线的形状和分布，根据器件的reference design加一些去耦电容设计；
: z  L7 R3 S' N2 m- Z此外，可以利用仿真的方法。
/ V9 J, E: k& N. {) S5 A! w( _4.可做PI仿真的软件
6 F3 \$ J+ \8 iCadence SpecctraQuest和Ansoft SIwave
Cadence SpecctraQuest是将地电平面划分成很多小块，每个小块等效为L/R/C网络，整个地电平面视为L/R/C网络的级连。这种基于电路原理的仿真不能处理有切割、分地等情况的复杂地电平面，并且仿真结果不够精确。
Ansoft SIwave是推荐用于PI仿真的首选工具。
# J( h2 h- o9 u5 c# \! s5.几个概念的说明
(1)PCB谐振产生的原因：
任何PCB都会在某些频率上产生谐振，谐振的结果是导致PCB工作状态不稳，抗扰差；数字电路误码率增大；PCB对外EMI辐射增加。
# ?& P3 l! d3 ]" h* v8 q' l3 f谐振产生的原因可以从两个角度来看，从电路角度看，任何PCB板都包含地电平面，地电平面可以视为一个包含R/L/C等分布参数的平板电容，它必然在某些频率上产生谐振；
# W9 `. D' c# b从电磁场的角度来看，信号在PCB上传输实际上是E/H之间的转化，地电平面可视为一个腔体结构，E/H在腔体内的转换产生谐振。
(2)何谓地弹/同步开关噪声（SSN）：
0 i9 r+ |1 a) ?, v% BPCB上存在大量有源芯片，芯片工作时高低逻辑电平转换，会产生电流变化，如果地电结构设计不合理，芯片附近地阻抗大，那么微小的电流变化在地电平面（特别是对地平面）上会产生大的电压波动，而信号需要由地平面构成回路，因此这个电压波动最终是通过地平面叠加到有用信号上去，会对芯片的工作状态以及SI造成影响。这个电压波动被称作地弹/SSN。
5 j: f: z. Y7 A1 y) q- x6.使用SIwave做PI设计的基本步骤：
- d2 {6 o+ ^+ m" Y(1)仿真计算PCB板的谐振情况
(2)根据谐振结果加去耦电容（确定位置和容值）
) H' ]# O0 h+ L, C(3)抽取关键供电网络进行仿真，考察供电阻抗的大小
(4)在地阻抗大的位置加过孔
7.地电完整性设计（仿真）在整个设计流程中的位置：
地电完整性设计应先于信号完整性设计。
5 B' ^2 ]* |# _4 U6 A当一块PCB的叠层结构完成后，在做芯片布局之前，就应先做一次PI仿真，确定电源分配是否合理，并预留出去耦电容的位置。
然后，在布局完成后（已包含去耦电容）再仿真一次，进行验证。
如果在布局完成后再第一次开始做PI仿真，一是在板密度很大的情况下，很难有合适的空余位置加去耦电容，二来实际电容对板子的影响（焊盘、反焊盘）没有包含在内。
; R# T  p3 v  ~2 j

mengzhuhao

Ansoft的SIWAVE提供了一个全波的电源完整性解决方案，现在我们就介绍这个流程可以给我们带来什么：    第一部分：计算共振模式
3 ~/ z$ f4 }5 m, P    1、在PDS电源地系统结构（层结构、材料、形状）的LAYOUT之前，我们可以计算出PDS电源地系统的共有的、内在的共振模式。可以计算在目标阻抗要求的带宽或更高的带宽范围内共振频率点。
4 G- d1 Y" s  v6 }! x    2、查看共振模式下的电压分布图，避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。原因是当把这些源放在共振频率的电压的峰值点和电压谷点的时候很容易引起共振。
    第二部分：频率扫描
" ?8 U' Y% j7 j9 n. g    1、侦测电压
    利用电流源代替IC芯片放置于它们可能的LAYOUT placement位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率相应。在电压的频率相应的曲线中，峰值电压所对应的频率点就是共振频率的发生点。
    2、表面电压
1 T$ p2 v. G! r' c, Q    基于电压峰值频率，查看这些频率点的表面电压的分布情况，把退耦电容放置于电压峰值和谷点的位置处。（这就是如何放置退耦电容的根据）
    第三部分：S、Y、Z参数扫描（包括touchstone SNP 文件）
7 w% Q3 ]! J1 {# F    1、计算单端口的（IC位置）的Z参数（通常使用log－log标尺，hz）。通过Z参数的频率相应曲线，我们可以计算出我们需要的“电容大小、ESL大小、ESR大小”。（从中我们可以知道我们需要什么样规格的退耦电容）。
    2、使用内置的ANSOFT FULL－WAVE SPICE来侦测实际退耦电容影响（包括：共振、ESL、ESR、parrallel skew等）。
( o2 p( K8 z% ?" Y    3、通过实际的AC扫描响应来选择需要的电容，包括电容的 R／L／C值。
    4、在不同的位置放置电容来侦测路径的自感的影响。（这将决定退耦电容放置的位置）。
3 A% {& x7 ]- _0 d    5、使用多端口的Z参数来检测传输阻抗。
    6、使用多断口的S参数来诊断信号的传输和耦合。
$ m5 y, O( W- g( U    第四部分：输出全波spice模型和进行spice仿真
    使用spice模型来仿真供应电压的时域下的供应电压的波动、同步开关噪声。　

dingtianlidi

感谢meng版主给我们带来了好资料．电源就像我们的健康身体一样，身体不好我们怎么工作，电源系统不好芯片们怎么工作啊

GHOST

原帖由 dingtianlidi 于 2007-11-13 09:44 发表
" Z) u9 U, \  T( t$ q感谢meng版主给我们带来了好资料．电源就像我们的健康身体一样，身体不好我们怎么工作，电源系统不好芯片们怎么工作啊

& j) B8 M% G0 d( J
% m# t- V0 N7 f. j" I% \7 k& H比喻得一塌糊涂

wyj2007

学习了，非常感谢

dingtianlidi

楼上的，老是跟我作对，有什么过意不去的就说出来，说实话吧，我是读理科的．你要是来个咬文嚼字我可比不上你啊．在此甘拜下风.

mengzhuhao

原帖由 changxk0375 于 2007-11-13 15:45 发表
"当一块PCB的叠层结构完成后，在做芯片布局之前，就应先做一次PI仿真"可是你也不能保证你电源分割的能满足你布局的需要呀？ 比如，需要爱1.8  v的电源的其间比较分散而你在分割时由于没有放器件并不知道就可能只分割 ...

我也是这么想的啊
- x$ _& Q4 g$ n, l, j除非你是单电源？用负片设置完整的地层与电源层？
如果是内层分割的就只能等布局以后才能进行？

! c. W- @. ]) t6 N  Z顺便问问高手PADS2005SP2如何才能转换层WG的格式
* V  i" U; B  |5 |& E都是一家公司的软件怎就不能互相换？

mwo

来学习了,有实例就更好了.........