找回密码
 注册
关于网站域名变更的通知
查看: 445|回复: 0
打印 上一主题 下一主题

LT8911成熟方案LVDS转EDP万能转接板

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-8-10 16:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
功能:LT8911是一颗将LVDS信号转换成EDP信号的转接芯片
* [' L% A! ~  o% w其应用图如下:& G- s- t. ^4 Z2 x5 O* h
, M, N3 o# }2 P# Y% n/ W

5 S3 N* T0 [& V) p7.1.2产品特征:$ K  w) P% L. z, _! @. y
输入:Single/Dual link
/ m/ |7 {, L5 e, P6 |LVDS输出:EDP5 i& }' [; s* ~0 {
EDP接口:% M# [( A/ {6 @4 O1 P9 T. o
1/2/4-lane eDP @ 1.62/2.7Gbps per lane( d3 o8 b! a  [3 L! Z; v! g0 S: U& [7 q
FHD to WQXGA (2560*1600) supported& s9 W8 h0 [- [% r) ?( C
Single-Port MIPI input
. g* r7 P5 J# E+ c3 e§ 1 clock lane and 1~4 configurable data lanes" ~1 l- {' F, T! e% P
§ 80Mb/s~1.5Gb/s per data lane
* H7 o6 T  ~1 K8 p§ Data lane and polarity swapping§ Only Non-Burst Mode supported- ]' k5 N, o' h7 t
§ Support 18/24/30/36-bit RGB format
$ e" s1 s6 I1 f: _+ NLVDS Input:1 u  i7 `0 L& d9 o# ?6 q
Single/Dual-channel 6/8bit LVDS (Sync) inteRFace% [. h7 l2 S4 u7 _8 T7 V. m4 ]
400Mbps to 1Gbps per data pair. O; Q5 I; D- U% [/ w- j8 A1 I* p
Channel and polarity swap supported4 Q, I! G, H$ N
晶振:25MHz8 l! p. ~, |) {0 Z: H$ v- `
通信:IIC& o; r8 D% F1 `, E0 ?6 v4 ]! E$ P# Z
电源:PowerSingle 1.8V supply powerTemperature( c( D, L3 f. Y# T  z
range: -40℃~85℃;
2 Q% N) m; f; m( Y- p9 z. _7.1.3 应用产品:广告机,平板、医疗器械、车机、显示器、小电视、车载电视等2 ~- f* ^6 M/ E
7.1.4 应用平台:RK、全志、M-star、炬力等$ H; W/ s+ i$ F- m* w
7.1.5 推广确认事项:
4 i1 r, K6 i# F; VA、确认客户使用屏的分辨率,最常用的是1366x768@60Hz和1920x1080@60Hz。
, U8 w3 M' |* z- Q$ C; xB、确认客户的信号源,此芯片只支持Single/Dual LVDS和MIPI666/888输入。) b' u- s% p0 F' J0 y
C、此芯片转换是bypass,不支持信号的缩放,客户点什么分辨率的屏就要输入相应分辨率的信号,一般LVDS IN1366x768使用单路LVDS;1920x1080使用双路LVDS。
7 ^7 d1 Q& J* r& Y& bD、此芯片不是纯硬件转换芯片,需要通过IIC进行初始化,初始化一般使用客户CPU进行,这样方便控制时序也节省成本,如果不使用客户CPU进行初始化就要另外加mcu进行配置。
1 p: _3 {3 N# _1 `/ i$ C# k0 l8 UE、此芯片本身是可以支持到4K的分辨率,但是由于信号源输入的限制,实际应用分辨率可以达到1080P左右,但是达不到2K@60Hz。/ d6 Q! X8 b2 i7 n3 d
7.1.6 设计注意事项:
; W7 G8 c9 u1 V6 @; w8 c8 r' ^A、LT8911设计的时候要特别注意输入输出的走线问题,要做好屏蔽以免信号受到干扰。2 p) z5 I$ H7 y' E. \
B、注意电源滤波
6 b& h$ T. M6 ~" Q/ p( J0 ?# Q# VC、设计的时候预留LVDS信号要预留阻抗匹配电阻
# `& l/ U& M# v! T, ND、设计的时候复位脚最好由客户CPU的GPIO口进行控制,以便控制整个方案的时序,避免后面出现问题。' j* M3 {4 v% e+ Q0 p' ^
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-23 15:19 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表