找回密码
 注册
关于网站域名变更的通知
查看: 532|回复: 3
打印 上一主题 下一主题

DC-DC电路设计技巧及器件选型原则

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-8-6 09:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
DC-DC电路设计技巧及器件选型原则
( @6 j9 T0 a, y  z" k% p

该用户从未签到

2#
发表于 2021-8-6 09:29 | 只看该作者
器件选型一般原则
6 U' F3 I2 i( q2 K) q, L$ R普遍性  B# i! k2 m5 X/ }' x
高性价比( u) }; i! b+ v# C8 T3 C
易采购生命周期长, T1 G; t$ E' k5 E: V6 A
兼容和可替代$ f7 s. N8 W+ ?+ ~. o
资源节约
& {& z, \4 G3 V2 z降额. J6 M- i; J/ N6 Z9 @
易生产和归一化

该用户从未签到

3#
发表于 2021-8-6 10:21 | 只看该作者
PCB设计要求
& q: J8 h4 x- w  W$ [* S5 d) v% @, h* f  ~2 n

: ?, `! c- h- v/ C! n0 O7 M6 S8 {% A( S% f+ B" |

; {6 I: q. d* \& S+ g5 ~; C: N* @! r, {7 b1 ?0 f
' M4 ?0 u9 U) E3 ?2 |

2 o! t$ ~1 ^/ s% a! u7 F1.输入电容就近放在芯片的输入Vin和功率的PGND,减少寄生电感的存在,因为输入电流不连续,寄生电感引起的噪声对芯片的耐压以及逻辑单元造成不良影响 。电容地端增加过孔,减少阻抗。$ P+ E( [: w0 i; V2 i0 H  E. P& _
2.功率回路尽可能的短粗,保持较小的环路面积,较少噪声辐射。SW是噪声源,保证电流的同时保持尽量小的面积,远离敏感的易受干扰的位置。如,电感靠近SW引脚,远离反馈线。输出电容靠近电感,地端增加地过孔。* v- t: B" d* [  J% X
3. VCC电容应就近放置在芯片的VCC管脚和芯片的信号地之间,尽量在一层,不要有过孔。4 @2 v. q, F6 q, {$ w: e8 s- B
4.FB是芯片最敏感,最容易受干扰的部分,是引起系统不稳定的最常见

该用户从未签到

4#
发表于 2021-8-6 11:01 | 只看该作者
1)FB电阻连接到FB管脚竟可能短,靠近IC放置,减少噪声的耦合;FB下分压电阻通常接信号地AGND;, Z8 b& ^: S! x0 E2 r+ Q: R
2)远离噪声源,SW点,电感,二极管(非同步buck);FB走线包地;
2 \8 C( s4 d* g3)大电流负载的FB在负载远端取,反馈电容走线要就近取。
1 N+ s) l5 u4 {2 t% H5 Y* ?& I5.BST的电容走线尽量短,不要太细。
! K  v' z) ?3 Y% o6.芯片散热要按设计要求,尽量在底下增加过孔散热
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-27 14:22 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表