本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真
返回列表 发新帖
查看: 642|回复: 1
打印 上一主题 下一主题

FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真

[复制链接]
FPGA技术江湖

该用户从未签到
跳转到指定楼层
1#
发表于 2021-8-5 15:35 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真.pdf (772.95 KB, 下载次数: 0)   j- f6 }" o8 k3 ^" g
0 s$ E/ g9 Q4 P; V* w. v
$ E1 a( Z2 e1 Z& @1 B6 Y9 A+ f

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
crime

该用户从未签到
2#
发表于 2021-8-5 17:20 | 只看该作者
A=importdata('E:\matlab\Vivado\mem2image.txt');$ b5 B9 {1 P: q* F7 N) k

) a0 Y+ s4 P& ~* vA=A./255;0 X) K3 `; e5 j7 v' N; x- N6 e0 E
& W' Q! M' O0 ]- u7 X, {
imshow(A);
7 @4 m$ J& |0 F7 G) J$ L2 g$ Y2 Q9 i( F
注意这里的A是double类型的，直接进行imshow会全白，要转化到0-1：A=A./255，或者把double类型转化为整形

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 19:41 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表