TA的每日心情 | 开心 2020-1-21 15:43 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
orcad capture导allegro的网络表需要满足以下条件就不会报错?6 {7 g- o/ o, s5 |+ j9 Q8 i
1.元件脚必须有name,而且不能同名。(最好也将pin number填写完整)
/ g u7 @$ a. U T2 p2.元件名称还不能太长,最长不能超过31个字符。$ ^6 f. _7 ]* ]8 S7 L- O( \
3.管脚的类型也不能冲突。5 t5 f, R) b& o" F( E: S' L* _5 n
4.封装名称只能使用“0-9”、“a-z”、“A-Z”、“_”等字符,不能使用“/”、“[ ]”、“( )”、“#”、“+”、“*”、空格及小数点等非法字& [* K2 |6 i/ X/ V) `
符。
4 u" \+ H1 k( c4 B& `' U5.一个网络只能有唯一的一个网络标号,一一对应。; b4 [# G3 `! ^
6.封装的管脚数必须与ORCAD原理图上封装管脚数一致,且PIN Number也必须一致。) D: y- O1 d6 y# k" j( I0 d7 r
7.注意封装的device有时会出错,里面的PINCOUNT会变为0,需要重新修改。+ t, b1 J9 o% X4 j6 \) i) E
8.分裂元件的每部分source part应该相同,不然产生网表会发生冲突。4 g$ e$ f8 X4 K( c# ~# s7 W" m" c/ L
9.库路径设置正确。
" Z- s4 Y' W8 a4 A/ N" J8 S |
|