烧写FPGA程序配置

twel2e

1. Master Modes
. d7 G: ^5 `+ |' W3 C8 l2 O自动下载FPGA程序在本地的非易失性存储器，而且主模式的时钟来自内部晶振。

2. Slave Modes
外部控制下载FPGA配置模式，通常称为从模式，有串行和并行两种模式。在从模式中，控制程序下载可以是一个处理器，mcu，DSP处理器或者测试镜像。从模式的程序可以存放在整个系统的任意地方，比如flash，CPB板，以及主机处理器代码，磁盘或者一个网络连接设备中。
! s2 {* e, R" ]2 i. d+ j# X
' L* }1 C; b7 w* s  X从模式中需要一个外部输入CCLK。

3. PUDC
9 _0 X1 x3 R( I# v7 j9 @1 L' W当PUDC为低时，内部的上拉电阻使能在每一个SelectIO引脚。当PUDC为高时，不使能时则不使用内部上拉电阻。

' D2 q, _0 m, c: t4 d. }3 a  G# Q4. 注意
# v3 P! q5 G% c" z$ e/ R1. 在设计电路图时，为选择最优的FPGA配置方案，需主要考虑以下4个方面：总体设置，下载速率，成本，配置灵活性。
. Q" k( X3 ]4 N2 c, d0 H/ P) ~
2. 在主模式下，FPGA自动加载配置文件数据，该配置文件数据存储于板载ROM里；从模式下，通过外部MCU/处理器将配置文件数据加载到FPGA中。

: s4 e, r- _- T* b3. 用作配置FPGA的专用管脚在配置完成后不能够被用作普通IO管脚，而非专用管脚在配置完毕后即被释放，可用作普通IO管脚。

4. 电路设计时，一定要对M1M0管脚进行正确的电平设定。为了今后扩展需要或者暂时不确定为FPGA选择何种配置模式，可为M1M0管脚同时预留上拉和下拉电阻，便于灵活选择。

Jame33

在设计电路图时，为选择最优的FPGA配置方案，需主要考虑以下4个方面：总体设置，下载速率，成本，配置灵活性

Memory00

电路设计时，一定要对M1M0管脚进行正确的电平设定。为了今后扩展需要或者暂时不确定为FPGA选择何种配置模式，可为M1M0管脚同时预留上拉和下拉电阻，便于灵活选择。

芦根苏木

配置灵活            
, P' k) G  U. u! t+ ~4 O* J