找回密码
 注册
关于网站域名变更的通知
查看: 556|回复: 3
打印 上一主题 下一主题

PCB板设计常与问题分析总结

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-7-27 14:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1、如何选择PCB板?
  PCB板的选择必须在满足设计要求与生产的可用性和成本之间取得平衡。设计要求包括电气和机构部件。在设计超高速PCB板时,材料问题通常更为重要。就电气而言,必须注意介电常数和介电损耗是否在设计频率中组合。
) R. O/ \6 L0 q( |
2、如何避免高频干扰?
  可用于拉高速信号和模拟信号之间的距离,或在模拟信号旁边添加接地保护/分流走线。还要注意对模拟地的数字噪声干扰。
* a5 p9 E: I- v. O4 s2 _: `, v
3、在高速设计中,如何解决信号完整性问题?
  信号完整性基本上是阻抗匹配的问题。解决方案是依靠终止并调整拓扑的布线。

4 A; B* Z) ]; K. h- q
4、如何实现差分配线模式?
  差分对的布线要注意:一是两条线的长度应该尽可能长,二是两条线保持平行。有两种平行方式,一是两条线在同一布线层(并排)中行走,二是两条线在上下相邻的两层(上下)行走。
6 W1 G% c9 _% Y1 c' o- @
5、时钟信号线只有一个输出端,如何实现差分接线?
  要使用差分接线,信号源和接收端都必须是差分信号才有意义。

; G1 H% R) p% A# B6 \
6、可以在接收端的差分线对上添加匹配电阻吗?
  通常增加接收端差分线对之间的匹配电阻,其值应等于差分阻抗的值这样量会更好。

. o5 z. p! c; u5 A) r# D
7、为什么差分对的接线接近并平行?
  所谓的适当接近是因为该间隔影响差分阻抗的值,这是差分对设计中的重要参数。还需要并联以保持差分阻抗的一致性。如果两条线路差分不一致,这将影响信号完整性和时间延迟。
% u! j8 y+ E$ s
8、如何处理实际布线中的一些理论冲突问题?
  基本上,将模数/数字分成隔离是正确的。应注意,信号布线不应穿过分段的位置,并且不要让电源和信号回流电流路径过大。晶体振动是模拟正反馈振荡电路,必须满足环路增益和相位的规格。
  S0 b5 v+ U6 I! L
  • TA的每日心情
    开心
    2020-7-31 15:46
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2021-7-27 15:40 | 只看该作者
    要使用差分接线,信号源和接收端都必须是差分信号才有意义。

    该用户从未签到

    3#
    发表于 2021-7-27 19:12 | 只看该作者
    信号完整性基本上是阻抗匹配的问题。解决方案是依靠终止并调整拓扑的布线。

    该用户从未签到

    4#
    发表于 2021-7-28 08:42 | 只看该作者
    前排讲得对
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-16 19:07 , Processed in 0.078125 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表