在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高 PCB 的...

Henriete11

在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高 PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请专家介绍在高速（>100MHz）高密度 PCB 设计中的技巧?

2 x/ A+ c5 Q- g* H4 l/ n: w

youOK

还必须专家吗

xiaogegepcb

赤裸裸的打击啊

thinkfunny

不是专家，只是个人的一些观点：
. V- D" ?% C, i; D; b" u1.控制走线特性阻抗的连续与匹配。
$ Z7 z7 l9 c- g5 @- S6 \1 Z' o' q1 e2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。
3.选择适当的端接方式。
4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。
& g" M# o4 b. \3 U/ P% V) u5.利用盲埋孔(blind/buried via)来增加走线面积。但是 PCB 板的制作成本会增加。
在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。