PCB工程师一定要掌握的必备技能：关键信号布线

embnn

在PCB布线规则中，有一条“关键信号线优先”的原则，即电源、摸拟信号、高速信号、时钟信号、差分信号和同步信号等关键信号优先布线。接下来，我们不妨就来详细了解下这些关键信号的布线要求。
9 `' x+ A( `6 O* f. K7 p
! M8 N( S! [4 c" I4 B7 U+ b( W- Q
/ R7 R5 N! u% {8 T1 Y" i; Q% l, j模拟信号布线要求

. ~" _! r7 Z! L( A模拟信号的主要特点是抗干扰性差，布线时主要考虑对模拟信号的保护。
7 V  L# |8 a; J$ E
对模拟信号的处理主要体现在以下几点：
) k; ]' Q6 p( o, {6 `3 k+ t
1. 为增加其抗干扰能力，走线要尽量短。

2. 部分模拟信号可以放弃阻抗控制要求，走线可以适当加粗。

7 F# |' G0 K' b# O3. 限定布线区域，尽量在模拟区域内完成布线，远离数字信号。

4 f. l7 r" x; p8 V4 N  }( ]4 y高速信号布线要求

% S' F8 K; [! H+ l/ w; U1. 多层布线
# J$ a7 H' L; V+ e# D3 [! U! h1 U8 Z
" f/ K; H# v" e7 _% k高速信号布线电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是降低干扰的有效手段。合理选择层数能大幅度降低印板尺寸，能充分利用中间层来设置屏蔽，能更好地实现就近接地，能有效地降低寄生电感，能有效缩短信号的传输长度，能大幅度地降低信号间的交叉干扰等。

2. 引线弯折越少越好
5 g* s' ]9 J$ j0 `. o% [
高速电路器件管脚间的引线弯折越少越好。高速信号布线电路布线的引线最好采用全直线，需要转折，可用45°折线或圆弧转折，这种要求在低频电路中仅仅用于提高钢箔的固着强度，而在高速电路中，满足这一要求却可以减少高速信号对外的发射和相互间的耦合，减少信号的辐射和反射。

% B8 n' ]4 g# @3. 引线越短越好

高速信号布线电路器件管脚间的引线越短越好。引线越长，带来的分布电感和分布电容值越大，对系统的高频信号的通过产生很多的影响，同时也会改变电路的特性阻抗，导致系统发生反射、振荡等。

4. 引线层间交替越少越好
8 `0 s, t, w6 w" v; |, `
高速电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”，是指元件连接过程中所用的过孔越少越好。据测，一个过孔可带来约0.5pf的分布电容，导致电路的延时明显增加，减少过孔数能显着提高速度。

5. 注意平行交叉干扰
$ s( G, k5 H5 B: D( x+ E0 C
$ _! u$ B, E; Y( a- p) U高速信号布线要注意信号线近距离平行走线所引入的“交叉干扰”，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅度减少干扰。
" b8 r5 c. |/ s1 ^1 X/ z  F* Q
& Y& N9 l3 e  a( k( ^4 ]: f4 H6. 避免分枝和树桩
4 s/ ]$ X/ q0 A& p2 }. e
高速信号布线应尽量避免分枝或者形成树桩（Stub）。树桩对阻抗有很大影响，可以导致信号的反射和过冲，所以我们通常在设计时应避免树桩和分枝。采用菊花链的方式布线，将对信号的影响降低。
2 G1 a! ?3 r) R/ i: e' L

7. 信号线尽量走在内层
0 R0 Y% i1 h8 ~' H
高频信号线走在表层容易产生较大的电磁辐射，也容易受到外界电磁辐射或者因素的干扰。将高频信号线布线在电源和地线之间，通过电源和底层对电磁波的吸收，所产生的辐射将减少很多。

时钟信号布线要求
7 R: a& y, Y9 l: ^8 j- F
在数字电路设计中，时钟信号是一种在高态与低态之间振荡的信号，决定着电路的性能。时钟电路在数字电路中点有重要地位，同时又是产生电磁辐射的主要来源。时钟的处理方法也是在PCB布线时需要特别重视的。在一开始就理清时钟树，明确各种时钟之间的关系，布线的时候就能处理得更好。并且时钟信号也经常是EMC设计的难点，需要过EMC测试指标的项目尤其要注意。
- F/ B" t) s3 \# l
3 ~+ L! Z3 k. d& G# S$ q* e. G时钟线除了常规的阻抗控制和等长要求外，还需要注意以下问题：
% B  c- ?  _% g6 \9 {; ~2 b  D
( s0 C# R$ j. e  _8 `- ^1. 时钟信号尽量选择优选布线层。
" v4 l/ |  z1 l1 K3 i* ~( _
2. 时钟信号尽量不跨分割，更不要沿着分割区布线。
5 p6 g2 V& ^8 o$ L8 N5 ?) f7 m
) }$ M3 W. k9 ^' g0 o9 A0 k- C# U& Q3. 注意时钟信号与其他信号的间距，至少满足3W。

4. 有EMC要求的设计，较长的时候线尽量选择内层布线。

3 C1 J7 Y0 H# c+ F; |+ h( F' l: L5. 注意时钟信号的端接匹配。

6. 不要采用菊花链结构传送时钟信号，而应采用星型结构，即所有的时钟负载直接与时钟功率驱动器相互连接。
# T' {+ I) C# H- k) C! J& d
/ ]% a8 ^5 o5 _9 C& w7. 所有连接晶振输入/输出端的导线尽量短，以减少噪声干扰及分布电容对晶振的影响。
! S9 X% ]  R' Y2 g& Y" [7 d3 u
8. 晶振电容地线应使用尽量宽而短的导线连接至器件上；离晶振最近的数字地引脚，应尽量减少过孔。
- F' i% W4 }# T5 a5 I6 d
9. 在数字电路中，通常的时钟信号都是边沿变化快的信号，对外串扰大。所以在设计中，时钟线宜用地线包围起来并多打地线也来减少分布电容，从而减少串扰；对高频信号时钟尽量使用低电压关分时钟信号并包地方式，需要注意包地打孔的完整性。

8 A. [4 N/ r! I+ O' M' O差分信号布线要求

差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据，依靠两根信号电平差进行判决。为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。
1 ]9 O7 n" y: ~; C9 @' O
! u2 F% Q2 t; c) {. n! S5 [
; F7 e, N- I' h在电路板上，差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。

1. 等长：等长是指两条线的长度要尽量一样长，是为了保证两个差分信号时刻保持相反极性。减少共模分量。
5 L/ ]# n$ Y3 I
2. 等宽等距：等宽是指两条信号的走线宽度需要保持一致，等距是指两条线之间的间距要保持不变，保持平行。
" I' s4 c- x) w* l+ o
: j7 p- S- a) c3 N/ s提醒：尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。采用屏蔽和加大安全间距等方法，保证信号质量。

turth

是的，部分模拟信号可以放弃阻抗控制要求，走线可以适当加粗。

wushy

为增加其抗干扰能力，走线要尽量短。

keep

高速信号布线电路器件管脚间的引线越短越好。引线越长，带来的分布电感和分布电容值越大，对系统的高频信号的通过产生很多的影响，同时也会改变电路的特性阻抗，导致系统发生反射、振荡等。