FPGA 对比 ASIC 的优劣

twel2e

) S6 r; v3 s( k/ j% jFPGA（Field－Programmable Gate Array），即现场可编程门阵列，是在PAL、GAL、cpld等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级时，不需额外地改变PCB 电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本。
* g1 b: R' H# |, N
  D) S: C/ l' f: t$ \ASIC（Application Specific Integrated Circuit），即专用集成电路，是一种为专门目的而设计的集成电路。是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求， ASIC分为全定制和半定制。亮点在于专用，量身定制所以执行速度较快。一句话总结就是，市场上买不到的芯片。水果的A系列处理器就是典型的ASIC。

嵌入式专栏
0 o/ z6 Q0 d8 k6 e5 `5 A5 Z
9 O$ a9 E' j4 z2
" H, O. W. O6 Y" q5 u+ Y( `9 n$ w
FPGA特点
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB、输出输入模块IOB和内部连线三个部分。现场可编程门阵列（FPGA）是可编程器件。FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了即可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能。
$ \8 u3 J8 {9 t( L8 I
FPGA的特点：
/ l$ o: Y  ?) n$ D; ~5 y
加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。理论上，FPGA允许无限次的编程。

FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。

! K0 v/ o! a; {* dFPGA内部有丰富的触发器和I／O引脚。
7 h7 S( a3 N6 _# @- t+ d
6 W" _6 l4 {" }. F快速成品，可以被修改来改正程序中的错误和更便宜的造价。

4 ~, n' D/ s- |3 \. j用户不需要介入芯片的布局布线和工艺问题，而且可以随时改变其逻辑功能，使用灵活。

% q+ n4 L! `$ l3 z% z' Y& h

# w6 j! y4 Z% Z9 z% B（FPGA基本架构）

嵌入式专栏
, a7 @7 N, W! u4 k# r$ e8 S5 f
3

5 ~2 V' G9 {' ]1 ]" t* pASIC特点
ASIC是定制的，具体分为全定制和半定制。

全定制设计可以实现最小面积，最佳布线布局、最优功耗速度，得到最好的电特性。特点：精工细作，设计要求高、周期长，设计成本昂贵。

半定制设计方法又分成基于标准单元的设计方法CBIC和基于门阵列的设计方法。半定制主要适合于开发周期短，低开发成本、投资、风险小的小批量数字电路设计。
+ h, c5 f& M/ e& U# R: w
ASIC的特点是：
1 ^* F7 F6 J' I, S. a" V
面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
$ b* ]. {- y( \; E5 N; v
ASIC需要较长的开发周期，风险较大，一旦有问题，成片全部作废，所以小公司已经玩不起了。
$ ]" i4 q. O( }* Z' ?


) I1 n" D9 }  ]7 W（ASIC基本架构）

嵌入式专栏

4

两者的设计流程
完整的FPGA设计流程包括功能描述、电路设计与输入、功能仿真、综合优化、综合后仿真、实现与布局布线、时序仿真、板级仿真与验证、调试与加载配置。
9 a4 A$ H/ x2 H+ w" `5 {2 e+ p$ b
ASIC的设计流程（数字芯片）包括：功能描述、模块划分、模块编码输入、模块级仿真验证、系统集成和系统仿真验证、综合、STA（静态时序分析）、形式验证。

8 L7 Q+ K, s, \: l# Q4 I

" |9 l+ K& `) x' V: _: ^8 p6 C; |（FPGA和ASIC设计流程）
" S' c4 f' ?+ W) _
插一句，在ASIC 设计过程中，往往要用到FPGA 进行原型验证。FPGA 验证是进行ASIC 设计的重要环节，其后，还需要引入ASIC 版本源码，插入IO PAD，DFT，功耗估计和进行其它后端流程。完成FPGA 验证可以说就完成了ASIC 整套流程的50～80%。
. v! j3 U. K# D0 }1 f# u9 J/ E
& {) T6 |, z( x6 U从设计成本来考虑，小批量上FPGA占优，大批量时，ASIC占优。
8 [. Y5 ]3 W* g$ i


FPGA本身就是一个芯片，只是你可以通过编程的方式修改内部逻辑连接和配置实现自己想要的功能。实现ASIC，就如从一张白纸开始，你得有代码，之后综合，之后布局，布线，得到GDSII后去流片。

8 U+ N6 f5 h, G) ^嵌入式专栏

5
/ Q: {- R* Z4 c8 B
. i! g1 ^% ]) N( ?0 C- t比速度
+ |2 P( ?, K8 v" H相同的工艺和设计，在FPGA上的速度应该比ASIC跑得慢。因为FPGA内部是基于通用的结构，也就是LUT（look up table），它可以实现加法器，组合逻辑等等，而ASIC，一般加法器就是加法器，而比较器就是比较器，FPGA结构上的通用性必然导致冗余；另外，作为FPGA基本单元是LUT（LUT组成SLICE，SLICE组成CLB－－这是xilinx的结构），为此大的设计假如一个LUT实现不了，就得用两个LUT，一个SLICE实现不了就要用CLB，不同结构处于特定的位置，信号之间的互联，导致的wire delay是不可忽略的一部分。而对于ASIC来说没有结构上的限制，而且对于特定的实际可以在空间上靠得很近，相对之下wire delay和cell delay都应该比FPGA小。当然LUT中也有DFF，作为高速的设计一般都会在一个简单的组合逻辑操作之后打一拍，再做下一步的处理。
; v5 H7 `  [  U; D$ L/ E
嵌入式专栏
! |9 \4 a4 R# [. p
6
$ o" R7 ]" ^6 B$ w% S8 L
* D1 J  I' O% Z% c比个头
完全相同的结构的话,FPGA被ASIC远远踢飞。FPGA要规模大得多才能实现ASIC相同的功能,主频还只有几分之一。因此，FPGA相对于ASIC来说还是大很多的。

4 {1 k- w( I% L' U* `嵌入式专栏

7
) F2 w$ X' g( m' v$ e
0 B7 T, x( n3 B+ s2 O功耗
& L6 P' J6 Y7 o8 |) L4 r在相同工艺条件下，FPGA要大于ASIC。FPGA，尤其是基于占用大量硅面积的、每个单元六个晶体管的静态存储器（SRAM）的查寻表（LUT）和配置元件技术的FPGA，其功耗要比对等的ASIC大得多。
! \' `5 P/ u! g( x/ F) s. Y, L
嵌入式专栏
6 h8 k: H% _& E# e/ F( Y9 x
8

费用
4 s9 r' X( E8 n7 u3 G7 XFPGA贵在单片，开发工具和风险基本不存在。对于ASIC贵在流片的费用和开发工具，NRE费用随着工艺的提高变相当贵，除非你的芯片一次成功可以量产，否则单片费用将其贵无比！
/ B$ R2 y- H4 c- N7 M
嵌入式专栏

8 U5 W  S* y3 R; L( f9
7 m0 K" y* B, ^  h( g
其他
4 S8 b& _- f6 C5 Z7 b1 ^# m5 |9 Z2 S& LASIC用于大型项目,而对于需要快速投放市场且支持远程升级的小型项目，FPGA则更为适合。FPGA技术的主要优势仍是产品投放市场的时间较短。

1 n* W% B3 i/ R0 {在ASIC的优势方面，ASIC加电后可立即运行，就单位逻辑大小而言封装选择更多，还可包括某些模拟逻辑。与此相对比,FPGA加载配置进入存储器需要时间,因此不能立即工作。此外，FPGA的封装也较复杂。

除此之外，FPGA内部还包括接口I/O，I/O分为普通I/O和高速I/O，高速I/O支持例如高速的SERDES，用于实现XAUI，PCIE等高速接口，这些接口动辄几Gbps到10Gbps以上。此外种类多种多样的硬核IP也是各FPGA厂商差异化竞争利器，例如POWERPC、ARM等硬核IP。从而构成CPU+FPGA于一体的集可编程性和可重构的处理平台。因此，相对来说，FPGA虽然发展有二三十年的历史，其基本架构一直不变不大。
) V) b+ ?1 t  U5 w
嵌入式专栏
' q, C! W* _& {+ n2 j- @( Y
$ S6 _, B! }  l7 ~- N) R( C* V2 G10
$ w  d% M- Z2 j  ^# Q# E
' U( b; d# w2 U( r两者定位
FPGA和ASIC产品的使用要根据产品的定位和设计需要来选用，ASIC产品适用于设计规模特别大，如CPU、DSP或多层交换芯片等，或者是应用于技术非常成熟且利润率非常低的产品，如家用电器和其它消费类电器，亦或是大量应用的通用器件如RAM、PHY等。

8 M% p3 c; U  l- y而FPGA产品适用于设计规模适中，产品要求快速占领市场，或产品需要灵活变动的特性设计等方面的产品，如PDH、2.5G以下SDH设备和大部分的接口转换芯片等。当然具体使用那种产品来设计还要设计者充分考虑自己的产品定位来决定。

嵌入式专栏
0 P- ^  g* ~2 }  K
11

两者在互相融合
! v0 L1 H1 t4 |# c' M8 g$ f  ]; v( b最明显的莫过于处理器中开始集成FPGA，而可编程的ASIC也开始兴起。随着SoC成为主流，两者的边界也就不辣么明显了。

嵌入式专栏

1

0 u  I, o. F; n/ |" O; k1 a8 {网友对FPGA比ASIC快的解释
6 Y8 a; s7 S  n# o7 W; r. m; eFPGA的LUT等资源已经固定了，你用不用都在那里，不多不少。
# h; R1 i! p* v6 v$ F4 y
ASIC理论上每一个你用到的CELL或者IP等资源你都可以手动的摆放来进行优化。
# L; ]! `# M& V" a1 T* c
FPGA的资源固定有两个劣势：
& s1 Q  I; d0 {% Q+ D: [
, W; K! }) F' P0 [4 q2 @' M劣势一：能够利用的资源是固定的，且不成大片，横跨区域的产生逻辑，会退化时序。其实也就是你没有办法把逻辑尽可能的摆得近。逻辑摆得近可以减小线上的延迟，可以提高速度。ASIC的cell你可以全部的挤在一起（不违反DRC的前提下）。
- h( S$ t' Y$ b- T' Z- m/ v0 x
如下图所示，这就是一个FPGA的资源图。


- v$ m1 |' X+ X
. J7 G8 T9 G# p; x+ {! i劣势二：你的大小是固定的。你用1个门还是用10W个门，都是这一片已经固定好了的LUT给你用。如果你的逻辑很小很小，FPGA很大，你信号从IO进来到逻辑，有可能会走比较长的距离，这个也要花时间的。极端的例子，你从上部的IO进来，你的逻辑在下部，这走线的长度感人啊。（正常的设计不会这么做的）

. a7 Z4 E0 q6 s9 g+ w! T除此之外，FPGA的走线，你几乎是动不了的。
9 l! F6 c  F2 T: \* ?3 S! P& I& q* p
ASIC中你可以直接加宽金属线，比如两倍宽度走时钟线，复位线啦，之类的。金属线宽度变大，线上的延迟变小，对速度也是有帮助的。

还有asic的库一般还包含高性能cell，低功耗cell等。在关键路径，为了提高时序，你全用高性能的cell（功耗大）。一般的路径，时序比较松，多用低功耗的cell（性能低）。你FPGA一旦选定了，你就只有他给你的东西，你没有选的。

ASIC还可以使用useful skew的方式来提高速度，手段会比FPGA中的多。

1 l- [7 G8 R3 i# @$ Q% c0 Q总的来说，就如同GPU和CPU一样。GPU可以非常快的处理图像，但是让GPU去处理其他的东西，GPU表示摊手。CPU很多的运算都能处理，也能去处理图像，只是慢而已。一旦你是冲着某个目的去的（ASIC）你为了实现这个目标，你各种没节操没下线都可以。如果你想要多方面兼顾(FPGA)，你就不可能在每一个方面都做到最好，你必须trade-off。

MrL1

ASIC还可以使用useful skew的方式来提高速度，手段会比FPGA中的多
$ [* n( U( l. L. L

Jame33

在修改和升级时，不需额外地改变PCB 电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本。

Memory00

FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。
, d5 M# Y6 L; X9 [