本帖最后由 电巢直播 于 2021-7-1 15:54 编辑 0 v U- F3 ]8 m3 ^8 u; z
. s9 ~! u/ R0 q$ p5 d/ w6 b1 y J
6月29日直播间答疑 % L# } G% F9 w% l: |
5 W2 o$ t/ N$ Q6 q6月29号 （周二） 《FPGA on Board FPGA设计仿真及验证》 ) A" x' R8 p5 j
$ `* ]+ Y$ m, K7 [; X) q
1 C; c4 e: [7 i. d! P0 z. r
0 }* \$ u% h7 D网友：1、FPGA后仿真，花费时间比较多，是否可以不做？ 老师：FPGA后仿真确实花费时间比较多，业界现在有其他的解决方案，就是RTL和网表做等效性比对，如果比对通过了可以不做后仿真。
3 C- q: A: s; K) t( D) N8 Q9 X7 s- N; q9 Q
网友：2、FPGA约束多了，是否综合仿真比较难？ 老师：FPGA约束多了，综合会难些收敛。前仿真和和约束不相关。后仿真和设计规模大小相关。
3 w5 r0 I) D& c( B
1 p% p2 b! S$ H7 T网友：3、 QuestaSim 和 ModelSim的区别 老师：QuestaSim相当是ModelSim的升级版，QuestaSim的性能、容量和功能会强大很多。 ' R+ E3 ^3 K* F T1 z
) v+ i4 s, p1 b9 Y- [; W4 Y& U网友：4、CDC使用的主要场景是什么 能在Windows下使用吗？ 老师：Questa CDC可以在Windows下运行，主要用来做多异步时钟域检查，检查设计中跨时钟域是否有做同步逻辑。 t% o9 o% `$ ]
) b6 J8 A% [% S) M, M" \6 Z% \0 j网友：5、Lint检查在FPGA开发的什么阶段用？主要用来做什么？ 老师：Lint主要用来做RTL设计的语法以及代码风格等检查，我们建议在写完RTL后直接使用Lint来做初步的检查。
" J+ s' {3 }6 l/ E1 j7 ?3 ^& l0 k% ^0 N
网友：6、 代码覆盖率达到100%，是不是说明验证已经100%完成？ 老师：代码覆盖率只是验证充分性的一个必要考核指标，不是充分条件。所以业界现在需要结合功能覆盖率以及特性表、测试计划testplan等来统计分析验证的完整性。
9 ~6 X0 ~0 ^$ M R/ Q: P
0 E# _5 z4 f( Y, H* r. T: A$ \& ^网友：7、形式验证和功能验证的区别在哪？ 老师：目前还是以功能验证为主，形式验证为辅。功能验证就是我们常说的仿真验证，需要搭建testbench和编写测试用例；而形式验证一般是用编写断言来告诉工具设计的期望值是什么，让工具来证明设计与期望值是否符合。 7 P: I# |& j# p2 S2 ^: t
; K; N h% j/ T! N# O v网友：8、 FPGA用厂家工具仿真好，还是第三方如西门子EDA工具好？ 老师：目前西门子EDA的仿真工具，在性能、容量以及整体解决方案的完整性有突出的优势。
5 }! C7 Q1 {% u, l3 ^' u/ O
& g0 q1 X# q. C5 }' j5 k网友：9、 MENTOR与其他仿真工具优势主要有哪些？ 老师：目前西门子EDA的仿真工具的主要优势就是和FPGA的厂家有更好的合作，能更好地体现在仿真里库的兼容性以及仿真速度上。
7 _1 ~- Q8 u) k3 i/ a$ S4 M4 U) T- ?# l- M9 R/ z1 E& f- d
网友：10、功能仿真，综合后仿真，时序仿真一般发现问题概率多少？ 老师：这个概率，因应设计复杂性、工程师经验水平和使用EDA工具的多少而不同。 目前还是功能仿真为主，功能仿真做得越充分则产品隐藏的问题越少。然后通过后仿真来保证布局布线后的时序是正确，这样可以让FPGA在实验室里的调试变得更顺利。9 S! x- w( |/ N/ A4 ^: D% {) o
" p( Z7 q7 w* Q5 |) W: J
2 R' C5 N! y0 v5 v6 P
网友：11、西门子工具仿真SystemC如何？ 老师：我们的QuestaSim不仅支持SystemC的仿真，同时具有强大的SystemC代码调试功能。 2 J, j- t; T- Q D1 z
! p) g8 R6 w: s/ M' o. ?1 m | 
/1 
发表于 2021-6-28 13:13
收藏
淘帖
支持！
反对！
楼主