先进封装及SiP技术助力人工智能芯片

freedom1

InFO（Integrated Fan Out）

首先，我们来了解一下InFO（Integrated Fan-Out），集成扇出型封装，说到InFO，我们先要了解一下FOWLP。

& d- u' n: j8 Z" G2 }0 S晶圆级封装WLP（Wafer Level Package）主要分为Fan-In和Fan-Out两种。传统的WLP封装多采用Fan-In型态，应用于低接脚（Pin）数的 IC。当芯片面积缩小的同时，芯片面积内可容纳的引脚数减少，因此变化衍生出Fan-Out WLP 封装形态，实现在芯片面积范围外充分利用RDL做连接，以此获取更多的引脚数。
2 P. J& Z) C8 ~( |% z9 @/ }  \
FOWLP（Fan-Out Wafer Level Package）中文全称为扇出型晶圆级封装，和Fan-In对应，采取在 Die Pad上直接向外拉线出来的方式，成本相对便宜；另外，封装尺寸比较小，比较薄都是其优势。但在大尺寸封装中（例如超过 30mm *30mm），蠕变疲劳和焊接缝的问题比较明显。FOWLP可以让多种不同裸芯片，做成像WLP制程一样埋进去，等于减一层封装，如果放置多层裸芯片，等于省了多层封装，有助于降低封装成本。下图为FOWLP工艺流程简图。
% V7 B7 r2 a/ V: q: G; a
$ L# v+ M6 O% I1 B/ w/ ^6 [$ J
FOWLP由于无需使用载板材料，因此可节省近30%封装成本，且封装厚度也更加轻薄，有助于提升产品竞争力。

/ U  ^" W( e2 e" [! P, T: `0 qInFO（Integrated Fan-Out）是台积电首先开发出来的先进封装技术，是在FOWLP工艺上的集成，可以理解为多个芯片Fan-Out工艺的集成，而FOWLP则偏重于Fan-Out封装工艺本身。
; ~7 {( v) t5 U& v3 h
3 _! m+ t/ u. |InFO给予了多个芯片集成封装的空间，可用于射频和无线芯片的封装，应用处理器和基带芯片封装，图形处理器和网络等应用的芯片封装。

8 U2 O' ~/ ~  L: V; q" F早年，苹果 iPhone 处理器一直是三星来生产。 但台积电却从 苹果A11 开始，接连独拿两代 iPhone 处理器订单，关键之一，就在于台积电全新封装技术 InFO，能让芯片与芯片之间直接链接，减少厚度，腾出宝贵的空间给电池或其它零件使用。

. v3 J" I# T/ V/ V5 F苹果从 iPhone 7 就开始InFO封装，现在继续在用，iPhone 8、iPhone X， 包括以后其它品牌的手机也会开始普遍使用这个技术。

0 X7 Y7 l2 s1 \4 x; ~% ?$ J& \苹果和台积电的加入改变了Fan-Out技术的应用状况，将使市场开始逐渐接受并普遍应用Fan-Out封装（InFO）技术。



8 w) ^. V7 `3 I) L3 z5 v9 A CoWoS（Chip-on-Wafer-on-Substrate）

CoWoS（Chip-on-Wafer-on-Substrate）和InFO（Integrated Fan-Out）均是台积电推出的 2.5D封装技术，都可称为晶圆级封装。CoWoS是把芯片封装到硅转接板上，并使用硅转接板上的高密度走线进行互联，然后再安装在基板上。
2 Z! j/ l7 {3 P$ @0 w
0 G; E8 j8 B7 WCoWoS封装有硅转接板Silicon Interposer，而InFO则没有。CoWoS针对高端市场，连线数量和封装尺寸都比较大。InFO针对性价比市场，封装尺寸较小，连线数量也比较少。
5 |; z3 o, R) f( h  q" U
: V* o7 P. I9 W下图为InFO和CoWoS技术的比较。

: J% K% \5 x4 w6 w: [+ x0 G9 M
# S- l+ E- P/ [6 z/ Q7 M/ A
$ Y: I2 q5 \* I; l; d* x8 d HBM（High-Bandwidth Memory）

HBM（High-Bandwidth Memory ）高带宽内存，主要针对显卡市场。HBM使用3DIC技术（主要是TSV技术）把多块内存芯片堆叠在一起，并使用2.5D技术把堆叠内存芯片和GPU在载板上实现互联。
" Y. K. V3 d0 [; @; j( K+ j
. S) H4 R1 c- V% X' X1 Q3 IAMD，NVIDIA和海力士主推的HBM标准，AMD首先在其旗舰显卡首先使用HBM标准，显存带宽可达512 GBps，Nvidia也紧追其后，使用HBM标准实现1TBps的显存带宽。
( Q# y/ c/ L% |8 _


HMC（Hybrid Memory Cube）
) _/ ]9 S) c8 U* M. D
1 g# d7 `% I! m, A& f2 `/ S7 tHMC（Hybrid Memory Cube）标准由美光主推，目标市场是高端服务器市场，尤其是针对多处理器架构。HMC使用堆叠的DRAM芯片实现更大的内存带宽。另外HMC通过3DIC异质集成技术把内存控制器（memory controller）集成到DRAM堆叠封装里。

以往内存控制器都做在处理器里，所以在高端服务器里，当需要使用大量内存模块时，内存控制器的设计非常复杂。现在把内存控制器集成到内存模块内，则内存控制器的设计就大大地简化了。此外，HMC使用高速串行接口（SerDes）来实现高速接口，适合处理器和内存距离较远的情况。

9 \) h" F! E* v+ p/ x& V
- v$ C! Y; |( c8 @
Wide-IO

+ |5 a1 h; `5 o3 d5 Y' |2 TWide-IO技术由三星主推，目前已经到了第二代，可以实现最多512bit的内存接口位宽，内存接口操作频率最高可达1GHz，总的内存带宽可达68GBps，是最先进的DDR4接口带宽（34GBps）的两倍。
  _  n7 `' k& r7 J" A
' O4 m/ u4 p) t' o0 HWide-IO在内存接口操作频率并不高，其主要目标市场是要求低功耗的移动设备。
/ d+ `, B& g) [# j; F- Y
3 \) k* w7 Y" N6 u- I
4 [: j8 S) J+ f+ Y# z
SiP（System in Package）
3 f5 N3 S% g/ N1 n2 z
SiP（System In a Package）系统级封装，是将多种功能的芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。
8 b# f4 U& d& y' S8 z
! O3 _$ w5 Y# L) K% x* rSiP将多个具有不同功能的有源电子元件与可选无源器件，以及诸如MEMS或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装，从而形成一个系统或者子系统。

1 T8 Y2 k( q. Q' r先进封装技术有两大发展方向，一种是晶圆级芯片封装(WLP），在更小的封装面积下容纳更多的引脚数；一种是系统级芯片封装（SiP），该封装整合多种功能芯片于一体，可压缩模块体积，提升芯片系统整体功能性、性能和灵活性。
+ m6 n" f' P6 N( q* c
, \) X5 F' {- d- h7 G广义来讲，SiP属于先进封装。但通常来说，先进封装更强调工艺实现，InFO，CoWoS，HBM，HMC，Wide-IO都属于先进封装技术，而SiP则更强调系统实现，只要是在一个封装中封装了多颗芯片并实现了系统的功能，则可称之为SiP。所以，SiP的含义更为广泛一些。
  f+ l0 Z9 P; h9 |# @& W


! }, K& t  `; f: ~ AI（Artificial Intelligence）

% c  I. V5 P+ R. `% [, g0 ]6 R人工智能（Artificial Intelligence），英文缩写为AI。是研究、开发用于模拟、延伸和扩展人的智能的理论、方法、技术及应用的一门科学技术。其研究领域包括机器人、语言识别、图像识别、语言处理和专家系统等。
+ l: B: V% r1 g& f( j
人工智能从诞生以来，理论和技术日益成熟，应用领域也不断扩大，可以设想，未来人工智能带来的科技产品，将会是人类智慧的“容器”。人工智能是对人的意识、思维的信息过程的模拟。人工智能虽然不是人的智能，但能像人那样进行“思考”。未来，人工智能也可能超过人的智能。


目前，包括手机在内的很多电子产品都搭载了人工智能芯片，为用户带来了丰富的AI体验。现在无论是旗舰机还是中高端手机产品，人工智能都成为了产品的重要卖点。

在人工智能芯片中，运算能力和信息传输速率成为关键技术，高性能计算（HPC）将成为AI（人工智能）芯片工艺技术发展的关键平台，而包括CoWoS等在内的先进封装和SiP技术将成为AI芯片的关键封装技术。

% V/ V6 |; E: k" L0 g9 _通常，AI架构包括上游云计算，中游边缘计算和下游设备。通过升级IC微缩技术，改变前端的晶体管结构，并在后端加入先进封装技术，可以提升AI芯片的性能。

0 ~: ^; w; {4 K3 j' W4 M1 x此外，物联网也在人工智能的发展中起着重要的作用。由于AI芯片要求的高性能，物联网芯片要求低功耗，小型化、低成本，SiP具备的小型化、低功耗、高性能、低成本等特点，必将成为适用于AI芯片和物联网芯片应用的主要封装技术。

6 f! W5 j3 ?7 H4 l9 v
5 S& O6 ^4 Q% Y7 [! @( U总的来说，AI技术将会在软件、芯片、先进封装及SiP技术的合力助推下，迎接人工智能时代的到来，让我们拭目以待。

迷你航

厉害了，顶一下

grand

晶圆级封装WLP（Wafer Level Package）主要分为Fan-In和Fan-Out两种。传统的WLP封装多采用Fan-In型态，应用于低接脚（Pin）数的 IC。当芯片面积缩小的同时，芯片面积内可容纳的引脚数减少，因此变化衍生出Fan-Out WLP 封装形态，实现在芯片面积范围外充分利用RDL做连接，以此获取更多的引脚数。

dull

苹果和台积电的加入改变了Fan-Out技术的应用状况，将使市场开始逐渐接受并普遍应用Fan-Out封装（InFO）技术。