|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:以乘法器为代表的算术运算单元是现代数字系统的核心之一,其计算速度在很大程度上影响整个芯片的运算效率.本论文提出了一种改进的Booth乘法算法,其核心思想是先移位、再压缩,最后求和,减少了各模块间的耦合性,有利于控制电路的简化.本论文依据纯异步电路系统的设计方法,采用“约束数据捆绑”两相握手通讯协议的Click 微流水线,根据控制和数据处理分离的策略,实现了这种改进算法的8位乘法器,并在FPGA 上进行了验证.在45nm工艺制程的FPGA条件下,与相同体系结构的同步乘法器相比,这种异步乘法器在面积和功耗大体相同的情况下,运算速度大体提升超过12倍.
" m, u1 x: d8 {$ t4 p1 n- y/ M. n$ j; n: \; ` o
关键词:Booth算法;异步设计;两相约束数据捆绑握手协议;Click 异步控制器;微流水线: C) C8 P! A4 H
2 p" b3 f& Q/ u: Q( r- W
; X/ g0 P8 E- u5 `4 _& l- X2 T K4 s. _5 q+ B2 P% |$ j: _: o
高性能数字乘法器是处理器和算法芯片的核心部件,是各类复杂计算的基础与核心,特别是完成高性能实时数字信号处理和图像处理的关键所在,乘法器的效率直接影响芯片的性能.数字乘法器的效率主要体现在两个方面,即面积和速度.选择不同的设计方法和实现算法,对乘法器的面积和速度的影响非常大.& l4 q. ~* p* a* L2 Z; o# h1 {
F: M0 {1 Y# D
4 ^1 M' ?. R+ k u* { N2 ?! E
' ?! `: }) u: w Q0 F1 B: Z0 @8 u( }: U) H& M! g
) {: X/ D* P; B& O! w* R
, W a4 x0 m+ {" Z+ o# q
& L" u1 u5 |) N2 ~8 e) J8 ^8 n1 [2 L; h7 K7 }( l! q$ a3 ~4 t9 W7 o% C
* m" m' C0 m) F" V
. r. M. O! c9 ^2 f/ [* P |
|
/1 
发表于 2021-6-18 10:35
收藏
淘帖
支持！
反对！