|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:以乘法器为代表的算术运算单元是现代数字系统的核心之一,其计算速度在很大程度上影响整个芯片的运算效率.本论文提出了一种改进的Booth乘法算法,其核心思想是先移位、再压缩,最后求和,减少了各模块间的耦合性,有利于控制电路的简化.本论文依据纯异步电路系统的设计方法,采用“约束数据捆绑”两相握手通讯协议的Click 微流水线,根据控制和数据处理分离的策略,实现了这种改进算法的8位乘法器,并在FPGA 上进行了验证.在45nm工艺制程的FPGA条件下,与相同体系结构的同步乘法器相比,这种异步乘法器在面积和功耗大体相同的情况下,运算速度大体提升超过12倍.
/ @7 q D& m% p* D" k) [& p V+ J
关键词:Booth算法;异步设计;两相约束数据捆绑握手协议;Click 异步控制器;微流水线
* d* ~/ B, W9 G) y) L6 X: d9 P+ B- O. s! s- {
& q }+ N+ V( \3 n
1 I7 H9 ?! N* z- C! j) q
高性能数字乘法器是处理器和算法芯片的核心部件,是各类复杂计算的基础与核心,特别是完成高性能实时数字信号处理和图像处理的关键所在,乘法器的效率直接影响芯片的性能.数字乘法器的效率主要体现在两个方面,即面积和速度.选择不同的设计方法和实现算法,对乘法器的面积和速度的影响非常大.
& C! }7 i _2 n; B- k) b
( ?1 Y- J6 R; A/ E( V
" G% O$ I- q7 I; }) a! ^2 }' G. p
- {0 a8 W' U' H2 o# k; U" [* U9 F
% _ ~% c" ^6 c" H3 q6 s/ c5 ?; F5 Y
; `; M& ~' {7 l: K
/ C* L$ {9 C B2 x0 R
, Q% M1 F0 x E$ x/ Z0 X" P( u% p
( b# |0 q% \( J3 S& G |
|
/1 
发表于 2021-6-18 10:35
收藏
淘帖
支持！
反对！