找回密码
 注册
关于网站域名变更的通知
楼主: dsws
打印 上一主题 下一主题

allegro 等长设置的一些做法

    [复制链接]
  • TA的每日心情
    奋斗
    2023-12-1 15:22
  • 签到天数: 41 天

    [LV.5]常住居民I

    31#
    发表于 2011-5-17 19:46 | 只看该作者
    谢谢分享!

    该用户从未签到

    32#
    发表于 2011-5-18 08:52 | 只看该作者
    回复 dsws 的帖子, e3 |3 Y0 N+ g" x! K* }8 k
    . c& M# w  E* i- H6 J
    没办法 怎么也加不上 我画对称的两片DDR2连线的时候 都是等长的 所以从源端到每一个DDR2都应该是等长的 就这么做的: ]- C( L& A9 D/ @4 @

    该用户从未签到

    33#
     楼主| 发表于 2011-5-18 09:02 | 只看该作者
    回复 mcu200689 的帖子
    + z8 {  Z+ V7 |( w
    5 N$ o0 @7 A$ _: s# v' o9 b8 M是的!从源端到每个DDR是 等长的,我通常不是设置T节点,而是通过打孔来确定我的走线拓扑!心里整明白就是了!个人习惯不一样吧!
      f5 r) ?. I- s

    该用户从未签到

    34#
    发表于 2011-5-18 09:07 | 只看该作者
    回复 dsws 的帖子
    % a, X( C: ?: `6 F2 T* E0 X7 W  I  |0 C% D! E3 B. V
    说到过孔 不知道你过孔延时是怎么处理的?https://www.eda365.com/forum-viewthread-tid-51976-highlight-%D1%D3%CA%B1.html

    该用户从未签到

    35#
     楼主| 发表于 2011-5-18 09:17 | 只看该作者
    回复 mcu200689 的帖子! T4 |, H+ |$ l3 Y; Y7 Y
    7 ~6 P% x' J- Y( G
    DDR2的地址线,平常我们的设计没有考虑过孔的延时!每一次打孔换层,地址线统一换层,过孔效应对每个地址可以认为是一样的。数据相信都是同组同层拉过去!
    ; ?" W: Y0 z( C8 z    ALLEGRO软件是可以把过孔模型加进去计算等长的!一般做仿真的时候才考虑过孔模型的!所以,平常的设计按上面的方法去处理就够用了!$ l9 E( B; _1 @# w

    该用户从未签到

    36#
    发表于 2011-5-18 09:26 | 只看该作者
    回复 dsws 的帖子
    # w0 h( \; O) _  c
    ( V1 ?$ S2 m. M" L这是最理想的情况了,能做到的话确实是不用考虑过孔延时,不过由于空间还有别的一些限制,地址线可能要分布在几个层,数据线也是,还有的比如顶层直接就可以连上,不用加过孔,同一组内8根(8bitDDR的话)数据线也可能不在同一层,请问这种情况是这么解决的呢。

    该用户从未签到

    37#
     楼主| 发表于 2011-5-18 09:51 | 只看该作者
    回复 mcu200689 的帖子
    * M% Z0 a$ }  k1 f4 C( J
    : h, V7 ^( }1 H) P# Q    原则上,对于DDR2而言,我个人是不接受同组11根数据线(DQ0_7;DQS+,DQS-;DQM)不走在同一层的!但是考虑到实际情况我会这样处理,比如有数据线可以从表层直接连上,那么我在做等长的时候,表层的线可能就绕得比内层稍长些(表层线路数据传输速率比内层快),至于长多多少得看你的等长范围!地址线走在不同层是可以接受的,但是得注意拓扑结构!
      B3 c7 F7 ^: z    有几点得特别注意:1、DDR2的数据地址控制不能跨越分割,即要有非常完整的参考平面,否则是非常不好的。2、1.8v的电源处理,VREF电源处理,clock端接stub处理一定要非常小心!8 n; ?0 N9 t. D; y3 M* V3 r. z

    该用户从未签到

    38#
    发表于 2011-5-18 09:57 | 只看该作者
    回复 dsws 的帖子3 p4 {8 m7 a: O6 z
    4 P& s- f7 x% c
    楼主高见,注意的第一条:DDR2的数据地址控制不能跨越分割,即要有非常完整的参考平面& S, f7 m" S! v" x
    这句话能不能用最通俗的话说一下,“跨越分割”、“完整的参考平面”,这俩名词怎么解释,具体布线的时候应该怎么做?
    % {# Z) @3 x5 X4 c& V# s

    该用户从未签到

    39#
     楼主| 发表于 2011-5-18 10:31 | 只看该作者
    本帖最后由 dsws 于 2011-5-18 10:37 编辑 & `5 @7 K5 ~2 e' s" K) v, a+ H
    - D0 [0 B8 g# H- l
    回复 mcu200689 的帖子) d" v7 M( m  h) R) T8 E  T
    ( T( l% K: g, z: ^, f9 B+ Y' {
    高速信号跨分割,亦即信号回流的参考平面不完整,会导致高速信号的阻抗不连续!阻抗不连续会导致很多问题,相信都了解!" l0 G+ ~1 Y; s! _$ o0 D
    跨分割分析.rar (426.95 KB, 下载次数: 183)
    9 r* y4 Y. l3 Q2 y  U# |上面是个1拖4的平面处理参考!
    1 W; W4 ~4 S1 j% ?) x  ]! u# n% h) {; I  D7 A6 u' r2 p

    该用户从未签到

    40#
    发表于 2011-5-18 15:01 | 只看该作者
    回复 dsws 的帖子9 l$ v- q* b, E. [6 i6 ?* ?6 U% P% w
    / g8 E8 n$ [* A8 p& _
    还是不太清楚跨平面的理解…… 跨平面到底是什么意思呢。。。?比如我地址线在各个内电层都有,最后跟DDR2或DSP打过孔在顶层或底层相连,这叫跨平面吗?3 a, l* a1 ?7 ^9 M$ T0 b

    该用户从未签到

    41#
     楼主| 发表于 2011-5-18 16:09 | 只看该作者
    回复 mcu200689 的帖子3 c; f6 C8 ?6 {; ^6 d1 t8 U7 s5 s! P
    * m. k" v" X! d' g1 p
    这我不能帮你了,你去看看高速数字设计的书!
    + _/ D1 Z; v3 X. h. Y# r

    该用户从未签到

    42#
    发表于 2011-5-18 16:15 | 只看该作者
    回复 dsws 的帖子
    ! d# V- `8 b+ h0 N9 I. J4 |, Q* F+ l$ z
    谢谢啊,学习中
  • TA的每日心情
    开心
    2020-4-2 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    43#
    发表于 2011-5-18 16:37 | 只看该作者
    15版的设置个人习惯手动设置.比对有SKILL帮助,呵..走路看得比较直观..有设错的话show一下马上就知道..不用去cmgr中找,16版那是没办法,大部份都要到cmgr中设..哎
  • TA的每日心情
    奋斗
    2019-12-11 15:50
  • 签到天数: 1 天

    [LV.1]初来乍到

    44#
    发表于 2011-5-18 16:41 | 只看该作者
    谢谢楼主的分享

    该用户从未签到

    45#
    发表于 2011-5-19 09:17 | 只看该作者
    谢谢楼主的分享
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-17 14:36 , Processed in 0.109375 second(s), 21 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表