找回密码
 注册
关于网站域名变更的通知
查看: 593|回复: 2
打印 上一主题 下一主题

关于PLL

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-6-4 18:03 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
PLL理论是真复杂,我是这样认为,但FPGA的PLL IP核却配置简单,但也有一些概念什么的,不用或许都不知道,比如它的5种时钟反馈模式?' n/ |8 X8 c) C
1、源同步模式3 r+ S  h" u; w/ B3 e6 h* a
2、无补偿模式
% b2 u* H* E( ~3、标准模式/ D- z7 q& h3 E* e. _# ^" ]+ g
4、零延迟模式
, V6 }2 W/ V$ D' s/ o  |1 h5 G5、确定性延迟模式+ B. B9 f' P* G4 ^% C  X
还有乘除法,级联,占空比,时钟切换等,还有输出使能clkena,时钟源的选择等。
* V0 ~- b( Q& m3 |, l9 e$ Y好像不是那么简单......
8 M% ]3 R3 d: e- ?) @' \附件:: d# j* j/ b# [! ^
1、Intel PLL IP核文档
2 t0 w2 }8 \' ~  j. K' V cyiv-51005_ch.pdf (1.2 MB, 下载次数: 0) ( r6 P* X/ P1 H: P

该用户从未签到

3#
 楼主| 发表于 2021-6-4 18:35 | 只看该作者
关于PLL原理相关:AD的文档, phase-locked-loop-pll-fundamentals_cn.pdf (1.6 MB, 下载次数: 0)
, C9 f: o  b5 S" h3 e: T, R6 b9 xPLL设计:链接:https://pan.baidu.com/s/1xhDPZ_HIg8fIle-mhP_KiA 提取码:1234 8 G* D. q" V, S' x  u% X
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-11 12:44 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表