找回密码
 注册
查看: 765|回复: 5
打印 上一主题 下一主题

PCBA组装设计的波峰焊接

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-6-3 13:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
一、 现代电子装联波峰焊接技术特征
! l$ f) K6 @2 H: g1 g# [" D- c7 L4 P$ Y+ C; T2 _
1、 现代电子装联波峰焊接技术* t6 \1 }; @* ?( z0 P5 a

* L/ n4 K( f4 @7 K" T1 Y现代电子装联技术与传统电子装联技术的本质上的不同,就在于前者的发展是围绕SMT这一主线来展开的。同样,现代电子装联波峰焊接技术与传统的波峰焊接技术的区别,就在于前者已不再是单纯的THT(穿孔安装)和单纯的SMT的焊接问题了,而是更复杂的SMT和THT混合组装的焊接问题。因此,对印制电路板组装件(以下简称PCBA)的组装设计的可制造性(以下均简称DFM)问题就变得越来越突出和重要,它已成了危及现代PCBA波峰焊接质量和生产效率的重要因素,严重情况下甚至会导致设计的产品根本无法制造出来。在生产中,这样的案例不胜枚举,特别是在一些从事电子产品代工的OEM公司中,反映更为强烈。
  W& t* j. ?7 g
1 a- w+ o3 e0 g# x; v8 u8 b2 l: M2 良好的DFM对PCBA生产的重要意义6 V# h7 {& `, ?2 O1 F! p3 V
8 {& e6 Y" x+ Y( J* k
DFM主要研究产品本身的物理设计与制造系统各部分之间的相互关系,并把它用于产品设计中以便将整个制造系统融合在一起进行总体优化。DFM可以降低产品的开发周期和成本,使之能更顺利地投入生产。& L: p3 O8 I0 ^3 G
: }$ S- A, U# d/ [2 K$ F0 Z3 L: Y  n
众所周知,设计阶段决定了产品80%的制造成本。同样,许多质量特性也是在设计时就固定下来了。因此,在设计过程中充分考虑制造因素是非常重要的。$ b3 A. d( \3 D# O8 m

3 O) U. m( Y# ?良好的DFM是PCBA安装组件制造商降低制造缺陷、简化制造过程、缩短制造周期、降低制造成本、优化质量控制、增强产品市场竞争力、提高产品的可靠性和耐用性等的重要途径。它可以使企业以最少的投入取得最好的效益,达到事半功倍的效果。0 S2 x7 {$ G% u% x; v, c
) ]' W6 P$ T" ^/ o* {3 B
表面组装件发展到今天,要求SMT工程师不仅要精通设计技术,更要对SMT方面的工艺有深入的了解和丰富的实践经验。因为一个不懂得焊膏和钎料流动特性的设计师,往往难以理解桥连、拉尖、墓碑、芯吸等现象发生的原因和原理,也就很难下功夫去合理设计焊盘图形,很难从设计的可制造性、可检测性以及降低成本和费用的角度去处理各种设计问题。一个设计完美的方案,如果DFM、DFT(可检测性设计)不良,将要花费大量的制造、检测成本。即使这个产品能制造出来,那它又有什么市场竞争力呢?- h6 [5 }% s6 s
2 d1 ~* a( c. F, ~% u* a
SMT是一门综合性极强的新兴技术,它的技术内涵比THT要丰富得多,要求设计师具有的相关知识面也比THT广泛得多。它对工艺设备、工艺经验、被安装的元器件、工艺耗材(焊膏、钎料、助焊剂)等的依存性很大。因此,一个合格的SMT设计师,不仅要懂得设计,还必须是具有丰富的工艺经验、熟悉工艺装备和各种工艺耗材特性的行家。只有这样才称得上是一个合格的SMT设计师。
1 I$ ?! _5 p% j$ c0 ^' \; o, `; I' _, L; _+ i
大量成功的PCBA设计范例表明,只有在设计的初期阶段就把PCBA的可制造性、可使用性、可检测性、制造的经济性、质量的稳定性等进行充分的论证和关注,并贯彻于设计的全过程,才可能实现“零缺陷设计”。而一个企业,也只有这样才能向市场提供真正意义上的性价比高的优质产品。
( h% p: e. H2 \1 `0 B5 L
0 k( k8 l( M9 m' o* a1 k; K在工业生产中,由于产品设计的不完善和局限性所引发的产品质量问题,具有批量性的特点,在生产中是很难解决和补偿的,这就是俗话说的“先天不足,后天难补”。* u+ N, {7 }' H& O$ C9 z( T% t
5 W' E# A1 ^( X! b8 B& q
二、 PCB布线设计应遵循的DFM规则及考虑的因素
3 t9 U" c2 r1 D1 T4 y, \- R
! J7 @  e& W0 I9 ^+ Y# y5 p8 c1、 组装加工中PCB面的应力分布
/ s: @) q- n$ [( R- F
# O) }1 L4 V8 C) R% J从结构强度观点来看,PCB是一个不良结构件。它把不同膨张系数和具有巨大差别弹性模数的材料装配在一起并承受不均匀载荷。而且,它们都装在一个本身可挠析的层压板上,随着振动及自重而运动。这种结构充满着尖角,增加了许多应力集中之处。况且,PCB包括强度不高的层压板及脆弱的铜箔层均不能承受较大的机械应力。PCB在切割、剪切、接插件安装、焊接过程中的装夹都会因基板过度的弯曲变形而在焊接部造成加工应力,导致元器件损伤(产生裂纹、焊点疲劳等),如下图1~图4所示。( r/ L* P2 P0 K! t
1 Q6 i  \! a7 v1 o

/ C$ j0 d7 A+ J1 s  J由于现在还设有一个标准能确定在元器件损伤前允许PCB有多大的翘曲度,但是元器件在波峰焊接过程的应力开裂(如陶瓷电容等)与PCB翘曲度有关,且随基板材料的不同而变化,所以制造和安装中均要求对组装件的翘曲度进行控制和管理。5 ^- ?7 a; ]: j* k( u2 k0 M# p9 x

& |2 N1 P" J8 I. H& H" x! ?! H7 ~2、 元器件的安装布局! Y8 A- M4 @) @7 L, b* y
( \! Y  c% q, ^) M* ?0 R
元器件在PCB上的安装布局设计是降低波峰焊接缺陷率的极重要的一环。在进行元器件布局时应尽量满足下列要求:
+ ~: s. y* ]/ r) V① 元器件布置应远离挠度很大的区域和高应力区,不要布置到PCB的四角和边缘上,离开边缘的最小距离应不小于5mm,如上图1~图4所示。
+ M+ C7 Y5 ^* }5 o② 元器件分布应尽可能均匀,对热容量较大的元器件更要特别关注,要采取措施避免出现温度陷阱。
% \, D2 f: g& o1 o$ S③ 功率器件要均匀地布置在PCB的边缘。
) c) @) t+ O% ]' ^. @) B④ 贵重的元器件不要布置在靠近PCB的高应力区域,如角部、边缘、接插件、安装孔、槽以及拼板的切割、豁口和拐角处,如下图1、图2所示。* }% \1 q4 r% N! N
1 }$ w2 _& G/ \+ [
⑤ PCB尺寸过大易翘曲,安装时即使元器件远离PCB边缘,缺陷仍然可能产生,因为垂直于应力梯度方向的元器件最容易产生缺陷。因此,应尽量避免采用尺寸过大的PCB。
8 K1 J' L, Z. M  X1 `  i) T0 a" Q
& ~) e" ^, n; S! o. J4 V3、 安装结构形态的选择
8 C8 K5 ]( r0 c/ ^: q  D5 \
# w  x: U; X* D" J# a$ O6 q  U7 ~在混合安装中最适合于波峰焊接的安装形态
, _) O0 P  P! y1 L" O" S3 W7 a3 ^1 ~0 k+ j$ b5 d9 H
随着现代电子产品用PCBA组装结构的高密度化,以往单纯的THT或SMT的安装结构形态已经被THT、SMT混合安装形态所替代,下述三种安装形态已经大量应用。
* w# l  z' k/ {$ W(1)SMT/THT安装结构
1 P7 W- A* C7 j# A这是目前流行的混合安装中最简单的一种安装结构形式。它工艺流程最短,一般情况下只需采用一次波峰焊接工艺即可完成全部焊接过程。其典型工艺流程,如下图所示。2 o5 B8 D( Z. r. |# M& Y& f5 z
图片
5 G& X, m  a, X* l5 o
" v5 \$ U2 z2 f/ v3 m(2)(THT、SMT)/SMT安装结构
2 L( g- K& w% s3 T" [, L当产品的体积、重量有特殊要求,而且PCBA几何尺寸受到严格限制时,往往采用(THT、SMT)/SMT这种安装结构,其工艺流程目前有下述两种形式:
# o+ z1 a8 g1 m* E/ a① A面再流焊,B面波峰焊。其具体工艺流程,如下图所示。
3 {- }- ~4 f8 a0 ^: l! ~$ ?3 B/ B# @: T1 {! P0 @& N" p
选择这种安装结构时,应注意把大的SMC/SMD、THC/THD、QFP、PLCC以及不适合波峰焊的元器件布置在A面,而将适合波峰焊的完全密封的较小的SMC(如矩形、圆柱形片式元件)/SMD(如引脚数小于28,引脚间距不小于0.8mm的SOT、SOP)布置在B面。
& A" @; F5 v* l6 X: @" H② A面再流焊,B面再流焊+保护性波峰焊或选择焊。其具体工艺流程如下图所示。) u- u$ ^, w$ u( u; S1 \, S- k* t

' Y+ B0 v; \! R. d* m# w4 、电源线、地线及导通孔的考虑8 N3 z5 E) A" r) K

( s# F  [* \  l0 k1)电源线、地线2 v8 V: L: C8 z
由于PCB上铜箔和基板材料的热膨胀系数及导热速率差异极大,所以在预热和焊接温度下,分布不均匀的铜箔层易使PCB产生较大的变形和翘曲。在设计时应满足下列要求:
6 h/ d8 p$ E1 k( n& q! n● 大面积的电源线和接地线应画成交叉剖面线(在大面积图形中将讨论)。$ b& @2 k8 t. P0 i- k
● 每层上的铜箔图形分布应尽可能均匀一致。0 X. d/ [; M+ h. B% i' h" `
2)导通孔
' |4 ?( @* P" @8 e$ T0 u0 B. t4 T导通孔的主要作用是实现PCB各层之间的电气互连。由于现在安装密度大幅度提高, PCB不断地向多层化发展,所以导通孔的作用越来越重要,数量也不断增多。在设计中导通孔的布局和要求如下:% v' z' z! `. O+ w, |; p8 h
● 导通孔的设置应距离安装焊盘不小于0.63mm,不允许将导通孔设置在焊盘区内,以避免焊接过程中钎料的流失。
, j4 ]9 J, `$ k● 应尽力避免将导通孔设置在SMC/SMD元器件体的下面,以防焊接过程中钎料流失、截留助焊剂和污染物而无法清除。! F/ V3 j# S) {! x" w
● 导通孔与电源线或地线相连时,应采用宽度不大于0.25mm的细颈导线连接,细颈线长度应不小于0.5mm,如下图所示。6 c: o# ^( o4 r& M3 f  H6 T
  A% q  |7 y# ?1 \- J6 m+ A: ~1 |
5、 采用拼板结构时应注意的问题
* R: Y" {9 A$ Q! h- `2 i/ n& F( F
采用拼板结构时,若将经过多次安装和焊接的PCB进行分割,靠近转角的边缘区的元器件必然产生较大的扭曲变形,从而附加较大的应力而导致焊点和元器件开裂或裂纹。由于SMC/SMD没有柔性引线来消除PCB产生的机械应力,故更易造成SMC/SMD的损伤。因此,采用预刻线的拼板结构形式(如图7.6所示)可使分板时翘曲变形最小,使元器件所受的应力和缺陷减到最少。拼板的连接和分离可采用双面对刻V形槽,V形槽深度(两面槽深之和)为板厚的1/3左右,要求刻槽尺寸精确且深度均匀,如下图所示。
2 D) i3 R# ]8 I- w5 i0 U/ D2 }# l1 j, A  w
6 、测试焊盘的设置
* P* w/ A5 o, F" e8 e+ i设置的测试焊盘应与元器件的安装焊盘分开。对于无源元件,可用宽度为0.25mm的细颈导线将测试盘和元件安装盘分离开;对于有源器件,焊盘可用0.2mm宽度的细颈导线分隔开,其最小间距应大于0.4mm。测试点离元器件本体或安装焊盘的最小间隔应不小于1.0mm,距离任何接插件通孔中心(DIP轴向、柱状插装件)的距离应大于2.5mm。
7 E4 n1 b  d/ M  l$ n) v* w! F* v$ Q2 n' h
7 、元器件间距5 l' C3 b1 p5 P9 i
元器件间距由PCBA的安装密度所决定,元器件间安装间距的大小影响着波峰焊接的缺陷率(桥连),这也是导致生产成本上升的一个重要因素。因此,只要有可能就应尽量取较大的值。设计中其尺寸大小应遵守下述原则:
6 t3 S# n5 Y3 ]; U0 Q6 O9 O. k- U. o6 N● SMC/SMD安装焊盘之间及到晶体管焊盘和SOP引线焊盘之间,最小间隔为1.27mm,如下图1~图3所示。
$ z+ S* B9 L! W% a0 N3 A( e4 H+ G3 [9 Y. p7 a( I7 P
● 引线中心距为0.3~0.63mm的细间距器件的安装焊盘周围应留出2.5mm以上的间隔。, A6 `" g4 |3 Q6 y
● 插装DIP器件和电阻网络、插座本体与焊盘之间的间隔应大于1.0mm,以利于钎料透孔。
* |( Y/ Z+ J4 G4 l, s● 任何两种不同类型元件间的间隔应大于两种同类元件之间的间隔。! r% B, W) h0 y
● 金属化孔或导通孔的焊盘与SMC焊盘之间的距离应大于1.0mm。
5 {9 d8 ^5 n; b) h8 R
7 V5 E+ O) O' t" F- l8、 阻焊膜的设计
) \* a; o! F# `- v- ]不适当的阻焊膜设计将导致下述两种缺陷:
5 P* @6 f% U+ b. o① 阻焊掩膜与布线图配准不良,从而导致湿膜塌落而使焊盘表面和周围污染,造成焊点吃锡不良或大量的钎料球。
# Z& X  H. n% L$ j3 H② 阻焊掩膜过厚,超过PCB铜箔焊盘厚度,再流焊时便形成吊桥或开路,如下图所示。
. j6 {( Q# t, l+ Q4 {9 L: b图片
& B% Y" \4 A/ v2 L2 H3 j( R! t
" I' }- N" o; L* B# E5 Y5 t  N从波峰焊接工艺性考虑,阻焊膜的设计应遵守以下原则:+ X# B8 B. H; U( o' K
① 在两焊盘之间无导线通过时,可采用阻焊掩膜窗孔形式,如下图(a)所示。当两焊盘间有导线通过时,则应采用如下图(b)所示的形式,以防止桥连。
/ x: O( J( k: D: C6 c图片
0 @4 ]2 w2 t6 ?& Z6 `- L" g& L
2 z5 M" t0 \4 e; T② 当有两个以上靠得很近的SMC的焊盘共用一段导线时,应用阻焊膜将其分开,以免钎料收缩时产生应力使SMC移位或拉裂,如下图所示。
2 x% _  T! w( C7 y& {( e$ }) V; Z6 Y: f( U+ U1 r$ [4 s
9、 排版与布局
. _- B# `( {; t5 f① 选用较大尺寸的PCB面时,由于翘曲和质量的原因将导致波峰焊接输送困难,所以应尽量避免使用大于250mm×300mm的板面。根据各公司自己的产品特点,尺寸应尽量标准化,这样有助于缩短生产工序间调整及重新摆放条形码阅读器位置等所导致的停机时间。
' W8 }% k* a5 X9 W7 H* d8 o② 可在PCB的废边上安排测试电路图样(如IPC—B—25梳形图案),以便进行工艺控制,在制造过程中可使用该图样监测表面绝缘电阻、清洁度及可焊性等。
9 {+ w0 [& B3 a: \& c3 N' R. [$ r8 R③对于较大的PCB面,应在中心留出一条通道,以便波峰焊接时在中心位置对PCB进行支撑,防止板子下垂和钎料溅射,有助于确保板面焊接的一致性。
0 C" R7 |" B1 b# A* V# G! Y# L% F3 l2 X. {( Q1 n& p
10、 元件的安放& B0 t- w4 D5 @
① 相似的元器件在板面上应以相同的方式和方向排放,这样可以加快插装速度且更易发现错误。5 u+ T  \6 K7 w3 `
② 尽量使元器件均匀地分布在PCB上,以降低波峰焊接过程中发生翘曲,并有助于使其在过波峰时热量分布均匀。( C  a" \. G/ A
③ 应选用根据工业标准进行过预处理的元件。因为元件准备是生产过程中效率最低的环节之一,它不但增添了额外的工序,增加了静电损坏风险,还增加了出错的机会。: L7 |9 n5 U6 h; f

4 A( l, }9 G. P) O) U; \& [三、 在PCB上安装图形设计对波峰焊接效果的影响* o& I/ ^- P% _' K0 ]& U
' E% |3 P& t" i+ N  g
1 、元器件安装布局对波峰焊接效果的影响9 ^4 V5 w" R* I% K+ W
PCB上元器件安装布局的好坏,是造成波峰焊接中拉尖、桥连、钎料瘤、焊点吃锡不均匀、干瘪、焊盘出现孔穴等缺陷的主要因素。因此,为了确保波峰焊接效果,必须对PCB上元器件安装布局施加某些必要的限制。
5 \8 K, |/ {% q& `6 r6 h' [1 i* Z+ i3 `/ K( ~
2、 THT方式的图形布局/ F. T6 v) H& `% K  y: K
1)PCB布线的取向2 Z$ I4 j, P# U1 p
随着电子产品向轻、薄、短、小方向发展,PCB的布线密度大幅度增加,间距越来越小,这样就增加了波峰焊接时的相邻导线间产生桥连的危险性。因此,设计者应使所有相互靠近的线系尽量取平行于焊接时的运动方向。这样,由于液态钎料和它们之间相互运动所产生的擦拭作用,就降低了产生桥连的危险性。
, N7 [& H8 \# z) A0 ~) P
3 c' m1 ?4 m- |: q6 @良好的PCB布线几乎可以完全消除桥连现象。在普通PCB上,即使非常小的间隙也可以很安全地进行波峰焊接。笔者专门做了下述试验:
* N( `' A) z6 `+ w( w. @$ }$ \● 第一种是把所有导线其走向均与PCB焊接方向一致;
+ Z8 c- w! h& P0 v● 第二种是所有导线的走向均与PCB焊接方面垂直。* M, N8 S' m8 v2 v
在布线间距相同的情况下,前者没有桥连现象,而后者的桥连现象相当严重。
. R7 b1 [) P8 U) s9 A, v) p. u! J) R) o3 C
2)焊盘的形状
3 s) n' y) E% m7 N5 h焊盘的形状一般要考虑与孔的形状相适配,而孔的形状一般又要与元器件引线的形状相对应。常见的基本焊盘形状及其对焊点轮廓敷形的影响,具体见下表
' P6 ~; {3 r- o; x2 X: T/ f图片
1 F. G- j! `# L; q$ x; f% r5 ?8 x& R2 \
3)焊盘与孔的同心度
* ?$ K1 E: v, e$ W在单面PCB中焊盘与孔不同心,则几乎百分之百会产生孔穴、气孔或吃锡不均匀等焊接缺陷。由于金属表面对液态钎料的吸附力,是与被焊基体金属表面面积的大小有关的,面积大的表面表现的吸附力也大,这就导致了液态钎料总是从窄面积处流向宽面积处,窄处的钎料被拉走(如下图所示)而出现吃锡量少、干瘪等缺陷。
5 J) [& H" Z8 x5 y# }
6 E6 [0 S& T& h6 r1 F2 |4)孔、线间隙对波峰焊接的影响
- t1 k; R* `6 |3 H- u* X$ [引线直径与焊盘安装孔径的配合是否恰当,不仅直接影响焊点的力学性能和电气特性,而且是造成焊点圆角高度不理想的重要原因,并且还是影响焊点出现孔穴现象的因素。它对波峰焊接焊点连接的成功率的综合性影响是极大的。如图7.19所示是日本学者纲岛瑛一在综合了浸焊试验结果后,给出的不完全接合率与间隙大小之间的关系。由下图所示可知,当沿直径方向的间隙在0.2mm以下时,接合成功率可达98.3%~99.5%。随着间隙值的增大,接合成功率降低,当间隙值超过0.4~0.5mm时,接合成功率快速下降。; l+ U& X9 A0 b! K, w1 q" }. G
7 s' l! p9 a. o
试验结果表明焊点孔穴发生率与孔和引线之间的间隙有关,而与焊盘大小无关。大孔配小引线是导致焊点出现孔穴的根源,而焊盘大小则只影响焊点的饱满程度。试验数据见下表。
+ C: D& y. p* p9 ~/ @5 D* v+ D: P2 y) D5 ?+ i: E2 }

9 _0 s+ a' T" w5 i* a由于波峰焊接时钎料必须利用毛细管作用上升到PCB上表面而形成金属的连续性。因此,保持孔和引线间适当的间隙是极为重要的。元器件引线直径一般都是标准化的,作为PCB来说,孔径和引线直径的差值,日本学者纲岛瑛一推荐取值范围为0.05~0.2mm;而美国学者Howard.H.Manko建议采用的间隙为0.05~0.15mm。此时的间隙可以确保在孔壁与引线表面之间,无论对助焊剂还是对液态钎料都有最好的毛细作用效果。在采用自动插元器件的情况下,采用0.3~0.4mm效果良好。& s" R6 x. h4 M3 `9 Z

- g$ Y' L) B% q1 J- {5 j  Y5)焊盘与孔直径的配合
5 W2 A, T0 H, `1 n- x! ]7 B5 g6 l根据大量的现场应用情况可知,焊盘与孔直径配合不当,将严重影响焊点形状的丰满程度。对单面PCB焊点的机械强度将造成影响。为了深入地分析此问题,下面以单面PCB为例,考察一下由波峰焊接所形成的焊点接头的构成,如下图所示。0 T7 J+ J7 q# c' S* H( w

2 y) B4 ?: B, s2 m. J5 u9 s! G! M- h+ y, Y) E6 N& m
据有关文献介绍,对非金属化孔的单面板焊点的机械强度,主要取决于焊点接合部的合金化程度和对引线的浸润高度(H)。在合金化比较充分的情况下,则浸润高度对机械强度的影响成为主要因素之一,如下图所示为接头强度受钎料浸润高度大小的影响关系。
+ J+ y! K6 r- l$ [5 T, U/ H& R: u) r! ]( F# ?: I

& r0 Y) ]9 v- I. S  |9 p5 [钎料浸润高度 H的形成,主要受焊盘大小和形状、孔直径、引线直径、引线伸出焊盘的高度以及焊盘和导线的配合等诸多因素的综合影响,如下图所示为理想轮廓及浸润高度H的构成条件。8 G5 q4 s$ u- i' s  G5 k7 a8 k+ y
焊点包裹的钎料量的多少对强度的影响不是很明显的。例如图所示上的直插引线情况,当接触角15°<θ<45°时,焊点的机械强度最好,抗拉强度平均可达6.7kg/mm2,抗拉试验断裂处几乎都是在引线上。
' A: P+ w9 q1 c2 z
, Z/ q3 _. W1 A$ g( o. p; q" i15°<θ<45°条件的形成,主要取决于焊盘直径和引线之间所取的比例关系。波峰焊接时,焊点上的液态钎料要分别受到沿焊盘表面和元器件引线伸出焊盘的部分表面两个方向的吸附力F1和F2的共同作用,从而使液面成弯月状。当引线直径(D)和伸出高度(h)一定时,F2力基本上是一个定值。因此 F1力将成为影响液面形状(即θ角大小)的唯一因素。而 F1力的大小取决于焊盘面积的大小,所以一定的引线直径 h 高度,就对应着某一个θ角所需要的最佳焊盘面积。试验表明:在孔径为1mm的条件下,焊盘直径大于4mm的焊点,普遍出现吃锡量大小、干瘪的缺陷。所以焊盘直径不宜过大,但也不能大小,否则孔的中心与焊盘中心偏离所造成的不良影响的概率也会增大,影响焊点的质量。相关文献推荐的焊盘与孔间配合的优选尺寸,见下表。
  V6 g  R: N) Z0 v, [4 A图片
6 v) w  o1 Q- X$ A7 h. W
( q& L; N; B" P! y6)留孔焊盘2 }% c0 K  N# {6 F* d
单面PCB在波峰焊接时,为了便于焊后补装元器件用,要求露出孔的焊盘称为留孔焊盘。在焊盘圆环上开一个0.5~0.6mm宽的槽即可,如下图所示。0 N& l/ h! Y. {# T( n/ g$ Y

2 Y; o2 p1 G* Z" N2 R& c2 \; k7)导线的线形设计
% M& e+ m& L" `; o; Y导线线形设计的优劣,不仅对PCB的机电性能有较大影响,而且还是构成波峰焊接缺陷(如桥连、拉尖、钎料瘤等)的重要因素。PCB导线线形设计的内容包括导线形状、导线宽度、导线间距离等。' C, w3 Y; Z6 a: _9 p
(1)导线形状在设计PCB导线的线形时,主要要求导线应平滑均匀、渐变过渡,切忌成直角或锐角的急转弯(如下图所示),以避免在波峰焊接中,在尖角处出现附加应力而引起铜箔断裂、起翘、剥离、形成焊疤或钎料过分堆集等疵病+ L9 y. ]$ p: E* m1 N( [1 Q$ M0 ?

) e( H  P% g. E! [" e
9 f$ v' ^. D2 ]  ^' h. O! L(2)导线宽度和间距导线宽度主要决定于其要求通过的电流。相邻导线间距的大小,既影响PCB相邻导线间的电绝缘性,又会导致波峰焊接中桥连缺陷,如下图所示。对于密集型导线簇,在布线区间受到限制时,在保证电流密度要求的情况下,应尽量减小导线宽度以增大导线间距,减少焊接中产生桥连的可能。2 _" k2 R7 |- _
! u6 \7 A, Y1 |0 b6 v; |" W
(3)盘、线图形对圆角和热工特性的影响
0 X" [' }1 @9 A9 F4 p1 K$ d; l* Y焊盘图形设计不合理以及焊盘与导线的连接处理不当,是造成焊点圆角缺陷的一个极为重要的原因。
+ I5 H# \% A3 {5 i& ?8 J8 o1 r5 ]1 b7 n6 b. ?$ u
如下图所示为美国Eastman Kodak Co. 给出的设计示范。左侧为推荐的焊盘和线形设计,它在波峰焊接中能确保获得较理想的轮廓敷形。右侧为不良设计的焊盘和线形,它是导致波峰焊接中焊点轮廓不对称、焊点干瘪、钎料瘤的原因。* l8 q7 ?0 C5 y

; J* g7 y: \) ~& ~" g5 U如下图所示为Philips公司为改善PCB在波峰焊接中的热工性能所釆取的设计措施。左侧为PCB的元器件面的图形设计。右侧为PCB焊接面的对应图形。6 A2 i5 a$ I( b2 Y! z

' }0 |- G( s. F0 J' v8)大面积图形+ F$ J, H+ U7 q8 g
大面积的铜箔面在波峰焊接时极易形成钎料瘤,造成局部钎料堆集。因此,可以通过设置网孔或开窗口的形式,将大面积导体分割成若干个小线条或面积。窄条窗口分布的方向以取与边缘成45°角为宜,如下图所示。/ T8 K# j  ?7 P! h! D/ ~: h. b1 q
' p. I0 P6 z, r& t& @# [: }
3、 SMT方式的图形设计
2 ~: ?2 E0 x/ x$ m7 @( l/ D9 B前面讨论的基本上是针对通孔安装方式(THT)的,而对于SMT方式,某些原则就不一定适应了。由于SMT波峰焊接的特殊性,情况比THT波峰焊接要复杂得多。SMT波峰焊接中必须处理好气囊遮蔽效应和阴影效应的影响。桥连和漏焊是SMT波峰焊接中两个对立的方面,必须要妥善处理。9 `' x9 N! G: H6 z* h
+ \  D& _7 x* ?, C. j, x& G- Y
适合SMC、SMD波峰焊接焊盘的图形,由于SMC 、SMD的封装形式的不同,各家公司给出的要素也是有所差异的。下面列举美国IPC标准中对SMT有关波峰焊接焊盘设计准则的工艺性约定如下。! D( H9 m" b* _4 p; \

/ ^% C: o/ I8 `) D5 w7 u) }# p" IIPC-SM-782有关波峰焊接工艺性的约定6 @. t" l/ ?+ x: [6 ~8 I
(1)无源元件(SMC)* m% z& ?- s& n8 _2 S. r
可同时适用于波峰焊接和再流焊接的焊盘规范图设计准则,如下图所示。
! [) W- T  `3 A: U8 x6 K, P6 u& A
5 b, T3 Z. x( _  v  f(2)扁平封装IC
6 }* h9 q4 E4 y6 Q4 Y+ E; F0 b表面安装型扁平封装IC(SOP、QFP等)在采用波峰焊接工艺时,其焊盘图形可按如下图所示的规定要求进行。在此情况下进行波峰焊接后,引脚前后敷形均较好。4 e5 ~+ z/ f, L* l: R$ D
( w7 K+ E, @) E# [
(3)圆柱形元器件(MELF)
1 I" l5 T6 Y/ I( M9 u4 W波峰焊接时规定采用长方形焊盘,焊盘图形参数可参照矩形片式元件的有关约定进行。! O! o6 r) |1 w' i

0 V: \- a2 {, ]$ P# u. ^(4)小外形封装器件SOIC对于小外形晶体管,应在保持焊盘间的中心距等于引线间的中心距的基础上,使每个焊盘四周的尺寸再分别向外延伸至少0.4mm,以改善焊点的轮廓敷形。
' Z9 g3 E# l" N: c6 l3 \对于小外形封装集成电路(SOIC)和电阻网络,可参照下图进行。6 `% ^- A/ y! A0 q) K* A  M; o* P& X

6 R9 M+ I. [% e/ ?( X4 d0 S(5)四边扁平封装器件(QFP)
! k6 C( g5 S% r4 e: rQFP焊盘宽度可根据产品在一定范围内变动。一般焊盘的宽度的取值与引脚的宽度相等,焊盘长度一般可取(2.5±0.5)mm- o) _4 y8 F0 K0 P9 z/ b

+ P7 T" f: t  G% h; M& K+ c(6)其他元器件
/ `3 Y8 _8 n2 u9 m* U; ?" N焊盘尺寸设计原则可参照前述内容。一般对于不属于细间距范畴的元器件,焊盘的取值总可以比引脚宽度大0.125mm左右。. F, Z- \( g- K' ~

5 _9 L: f4 D" Z& o6 [5 G5 y(7)焊盘与印制导线的配合6 ^1 ~3 _' P. a: O/ r" T
为了在波峰焊接中能获得良好的轮廓圆角和焊盘热量的均衡。标准中给出的图形设计规则,如下图所示。
* _$ N- G3 {) Q, Q/ ?
) w3 E$ E2 Z" X* K, J四、THD/SMD安装设计的波峰焊接工艺性
% b' c! ^# A/ H% T6 O
6 x% E4 Z0 o' K1、 IC插座焊盘的排列走向" @7 r- G2 j  v2 l% p
单列直插和双列直插及小型开关的引出线焊盘的排列,应如下图所示。这样引线焊盘之间顺焊接方向有较大的空隙,可明显减少桥连。试验表明如下图(b)所示的排列方向在焊接中产生桥连的可能性比如下图(a)所示的排列方向要大得多。( o, x4 T  N8 M4 f
图片- I" `% k9 ~; N6 l5 k
9 K; a$ e* e& Q
2、 直线密集型焊盘. W; H9 ?& A* y6 L. D( D6 m6 p: ]
直线密集型焊盘是指IC所用的焊盘。对于此类焊盘,提倡开圆孔并做圆形焊盘,不宜做成长方形或长圆形,如下图所示。在相同的排列和焊接方向下,长方形或长圆形的桥连率是圆形焊盘的3.8倍。
( i0 F5 E6 W* Y/ ~' x图片
9 [4 P" S" l. c7 B/ X* J
+ {" m. k8 d5 X5 q9 {8 L  ^6 D: {3、 引线伸出焊盘的高度
9 O( W( n- ?4 r9 \# y引脚伸出焊盘的高度不仅影响焊接效果,而且在通过钎料波峰时将严重干扰波峰钎料的流态,是产生桥连缺陷的重要原因,对密集形接线端子(如多芯插座)尤为明显。
; L4 ?3 r5 J0 o! ~● 对无金属化孔的单面PCB而言,其取值范围为1.5~3.0mm。- d8 Z) y, b# p1 u, E
●对于有金属化孔的双层以上的PCB,可在0~1.5mm(IPC-3级)选择。
0 K# t2 J3 S. ^6 L/ v通常对于小热容量的孤立焊点,可靠近1.5mm取值,而对于热容量大的密集型接线端子(如多芯插座),其伸出高度应取大于1.0mm为宜。/ G. k- t+ P) @' }6 `; e  t( S

) ~- U4 R; W; `4、 工艺区的设置
) |* N! q. ?/ s3 E) L' q7 H+ m为了波峰焊接时便于装夹,避免安装在边缘部分的元器件与夹持爪碰撞,以及边缘导线与夹持爪之间粘连,沿PCB四周边缘均应留出不小于5mm的无元器件区及无铜箔区(作为工艺区),如下图所示。7 i% I  H3 d* o9 D/ G. b7 O2 i
8 B6 s) U/ b% ?: t. {$ N9 x
5、 热工方面的考虑7 p1 M$ e# l7 z6 ?/ Z
PCB完全设计好以后,正确的做法是分析PCB装配件的热容量和该热容量对每个具体焊点的影响。因为在波峰焊接过程中,把焊接区加热到润湿温度是焊接过程中极为重要的一环。所以应避免与焊点临近区域的大量吸热。PCB装配件应合理布置,以尽可能使在同一块PCB面上的每一个焊接区在波峰焊接中吸收的热量相等或近似相等,以避免在波峰焊接过程中,热容量小的区域因热量供给过剩而造成过热;而热容量大的区域又因热量供给不足造成温度偏低,导致焊点不能正常浸润。7 z+ H4 W! j& M1 L; v' b9 I3 `  r
4 y% i) p. F7 P8 W  C; ]! S
6、 SMT方式组装结构的可制造性设计
7 f+ c9 l+ U+ T& P+ ?& p1)SMT安装结构给波峰焊接技术带来的新问题
9 e& {2 j4 K" I" |/ |. Q) Q% f! f% eSMT波峰焊接属于一种浸入式焊接,这种工艺带来了下述新问题:
9 U% b, z5 Q1 b* c, K5 H$ t● 存在气泡遮蔽效应及阴影效应,易造成局部跳焊;
6 r5 j; ?; A% ?8 m● SMC/SMD尺寸越来越小、组装密度越来越高,元器件间的距离亦越来越小,极易产生桥连;
6 N3 n7 K- `  A3 V5 y& s! h% T  A! I● 由于钎料回流不好,易产生拉尖;. x. s3 F" q) u& O& k8 F% `
● 对元器件热沖击大;; K% S2 K1 K: v7 x
● 钎料中溶入杂质的机会多,钎料易受污染。$ \9 B; T% A& c( n% ]. D
与THT波峰焊接工艺相比,SMT波峰焊接中的最大难点和障碍是如何妥善处理阴影效应和遮蔽效应。这两个问题的解决均与SMT焊盘图形的取向关系极大。: k5 P# W4 q8 I6 S% O) L. f

  {' u' i3 B6 e# v  ]2)SMT安装设计的工艺性对波峰焊接效果的影响
9 z/ j, u1 B& }5 g" L* W; ?(1)工艺区的设置与THT方式要求相同,如上图所示。
, a. s) w) }3 E- t" Y(2)热工方面的考虑与THT方式要求相同。3 ~1 \$ a  l" x5 L8 R
(3)元器件安装设计的工艺性对波峰焊接的影响% E- h0 E8 r2 H0 C, ~- Z) {' V

4 D! s; k! P- _+ v! j. `元器件在PCB上安装设计工艺性的优劣,会导致许多缺陷。因此,在产品设计阶段就必须妥善地处理好。如下图1~图8所示为常见的SMC、SMD安装设计的工艺性比较。2 l& [7 f* z, J  g
① 片式阻容元件及晶体管图1中位于左边的SMC、SMD引出电极方向,是顺着钎料流动方向排列的,波峰焊接时钎料流经焊盘区时未受阻挡,流体回流畅通,因而不易产生桥连。而位于右边的排列取向,元器件引出电极方向是横着钎料流动方向的,流体流道不畅,多次受阻变向,流体回流不好,“阴影效应”和“遮蔽效应”明显,因而易发生桥连、漏焊等疵病。
+ s$ g" |- s1 D' F. s5 B& `9 x4 y6 {- J; x& ~
② 双列封装器件(SOIC)" w/ q/ Y$ z) n; _9 z
双列封装(SOIC)的焊盘排列走向,应让SMD引脚的排列方向顺着波峰中钎料流动的方向,如图2所示。
  b  I2 U+ L8 _) t, p4 m! [
% d& i9 g% M/ o* `: X, E6 n0 b此时大部分液态钎料流体(除因润湿焊点所消耗的部分外)都能顺着焊盘区不受任何阻碍地回流到钎料槽,因而大大减少了产生桥连的可能。这种情况下若出现桥连现象,则几乎都是集中在与钎料流体剥离的最后几个焊盘上。这是因为钎料流体流经焊盘区时,由于前后相邻焊盘间对流动着的钎料所表现出的亲和力是相互平衡的。流体因为未受到任何额外力的作用,所以流态(速度和方向)都不会发生任何变化。然而流到最后几个焊盘时情况就发生了明显变化,紧接最后一个焊盘的后面,是一大片与钎料毫无亲和性的非金属材料表面,力的平衡状态受到破坏。由最后几个相邻焊盘共同形成的对液态钎料的吸力(附着力),将改变附面层内流体的流态,甚至形成回流而导致多余(超过正常润湿所需要的)钎料的堆积,从而造成最后几个焊盘出现桥连。在最后一个焊盘的后面设置一工艺导流盘的作用,就是使上述现象的发生区从有用的焊盘区延后到工艺导流盘区上。显然工艺导流盘的大小不是随意的,根据笔者的实践,工艺导流盘长度的取值可等于或稍大于焊盘的长度。而工艺导流盘的宽度则与钎料波峰从PCB上剥离时的宽度有关,通常稍大于剥离宽度即可,为简便起见通常可取2~3倍的焊盘宽度。而其位置必须设置在钎料波峰脱离焊盘的一端。
/ T9 |) t% P: H$ T7 ~6 \7 t- X9 G+ M( s$ P& a$ v( C; @% e+ s! v
③ 双四边封装器件(QFP)4 d) B! s7 [$ a! ]! x
双四边封装器件(QFP)焊盘的排列方向,应与PCB的夹送方向成45°排列,如图7.38所示,以改善液态钎料流体的回流,避免桥连。同时还要按图3所标示的位置设置工艺导流盘。工艺导流盘的作用原理在SOIC的焊盘排列方向中已分析过,此处从略。8 o  a" \$ u4 G
" p7 n' O/ q* r7 P

7 a1 p: r. i3 f, s9 k) W(4)SMC、SMD安装设计的工艺性对波峰焊接的影响
( Y! A! @+ ~5 s9 SSMC、SMD在PCB上的安装设计工艺性的优劣,是导致阴影效应和焊接缺陷产生的根源。因此,在产品设计阶段就必须注意。
3 i" ]: ^/ H; H# s" A8 F9 H3 W' N# Z2 X: d
7、 减少热损坏的安装和焊法" j5 ^) M8 }  V5 ]1 s6 @
在SMT和SMT/THT双面混合安装时,应参照SMC/SMD相关产品技术手册提供的焊接特性进行,将不能耐受浸入式波峰焊接的SMC/ SMD和THC /THD一起安装在PCB非波峰焊接面上,而将那些能耐受SMT波峰焊接的SMC/SMD布置在波峰焊接面上。焊接时,先用回流焊接焊好非波峰焊接面上的SMC/SMD,然后安装其他元器件,再进行另一面的波峰焊接。% A1 d; J+ G# I; C5 F$ j: z# I

8 j; n1 B7 j# t7 w, K5 L8、 减少波峰焊接桥连率的安装法% B9 ^) Q# u# r( c
在SMT的高密度安装波峰焊接中,较普遍的缺陷就是桥连。而桥连的发生又与相邻SMC/SMD间的间隔及导体间的间距密切相关。由下图1所示可知:当相邻器件之间的间隔在0.7mm以上时,就几乎不出现桥连现象。导体之间的桥连率不仅与导体间的间隔有关,还与导体的宽度有关,如下图2所示。7 G% P9 T+ m9 S: I
3 U) b9 L' |  n; w4 _% a( O5 c# g: O

+ n6 }' z, A" G! ?五、元器件引脚和PCB焊盘可焊性涂覆层的选择* W, F! E( l3 C/ g, a9 L# `' C5 H

5 f6 Q+ w, n0 |$ e6 C/ W% O) ]1、 元器件引脚可焊性涂覆层的选择, E' C2 b% u8 W' n
目前元器件焊端表面镀层的种类很多。例如就无铅焊接而言,美国镀Sn和Sn-Ag-Cu的较多;而日本除了镀Sn和Sn-Ag-Cu外,还有镀Sn-Cu、Sn-Bi等合金。由于镀Sn成本较低,采用镀Sn的较多,可是Sn表面容易氧化形成很薄的氧化层,加电后产生压力,在不均匀处会把Sn推出来,形成Sn须。
) y, L% L% b1 A* ?5 s
! X# E& E: N+ t# ZSn须在窄间距的QFP等元器件处容易造成短路,影响可靠性。所以低端产品及寿命要求小于5年的元器件可以镀Sn,而高可靠产品及寿命要求大于5年的元器件,一般先镀一层Ni(约为1μm),然后再镀2~3μm厚的Sn,具体见下表。5 n' q# b; Y' y% T
4 D. j2 F, ?* H2 ?9 ]
2、 PCB焊盘可焊性涂覆层的选择: u, {% E  m  _
1)主要涂层材料目前主要用的涂覆层材料,见下表。
* v. D3 n) T! x$ ?: g6 G! P) T+ g( F
2)主要涂覆层材料分析" p7 Z% \9 u) F) f
(1)HASL工艺
3 {' _8 I- o& a$ w有铅钎料和无铅钎料的热风整平工艺(HASL)虽然可焊性好,但平整度差,很难用于窄间距及微小元器件。" u- a) Y: @/ x2 E7 E& u0 G
(2)ENIG Ni / Au/ A$ }* y, N# J$ b
由于ENIG Ni/Au用的是镍和5%~12%的磷一起镀上去的。因此,当PCBA工作频率超过5GHz时,镍磷复合镀层的导电性比铜差,由于趋肤效应的缘故,信号的传输速度变慢。另外,Au溶入钎料后与Sn形成的AuSn4金属间化合物碎片易导致高频阻抗不能“复零”,而且成本高,同时黑盘问题也是一个潜在的隐患,如下图所示: L2 W8 t  j: G5 M

# m0 L; k$ v7 G$ O" |(3)Im-SnIm-Sn
. D- T5 c/ Q% S涂层存在锡晶须和纯态膜等问题。纯锡层在温度老化环境下,会加速与铜层的扩散运动而导致铜锡合金层(IMC)的生长,见下表。例如,对1μm厚的锡层经过155℃、4h烘烤后,锡层的厚度减小到0.28μm(1~0.72μm)。
0 a8 p0 z4 F2 `- V- c1 i+ x) g' s9 P
经过高温处理后,锡层厚度的消耗,将导致存储时间的缩短,见下表。$ k; K* _( ~5 m. y/ M0 O9 w0 p( Z

0 n% w% i/ {$ |2 y7 GIm-Sn比较便宜,新板的润湿性好,但存储一段时间或多次再流后润湿性下降较快,因此工艺性较差。; h5 B1 S* [0 Q6 L4 s: }: T6 Z
5 i9 }: P* n. O& y8 m+ u2 W
(4)OSP
7 V( T5 k6 N) ^6 f某些环氮化合物很容易和清洁的铜表面起反应,大部分的OSP都是基于这一化学原理。根据不同的存储条件,反应生成的铜的络合物理论上可使PCB保存期超过一年。当焊接加热时,铜的络合物很快分解,只留下裸铜。因为OSP只是一个分子层而且焊接时会被稀酸或助焊剂分解,所以不会有残留物或污染问题。目前较多采用OSP的厚度为0.2~0.4μm,不同的材料对厚度要求也可能不同。更重要的是它对有铅焊接或无铅焊接均能较好地兼容。OSP铜的保护涂层与有机助焊剂和RMA(中等活性)助焊剂兼容,但与较低活性的松香基免清洗助焊剂不兼容。
6 O. X. n) R. [' n# E/ Q
  O7 y4 ~$ _9 N3 y, z3 HCu表面涂覆OSP后,其可焊性、平整性和焊后导电性等均好,不足之处就是存储环境条件要求高、车间寿命短、不能多次再流(4次),并且需要耐无铅焊接高温的OSP材料。
+ d7 T: O; q5 Y1 O; G. _+ W(5)Im-Ag2 _8 c7 T4 b" ~# r, v
Im-Ag的特点是:与Au或Pd相比成本相对便宜;有良好的引线键合性;先天具有与Sn基合金焊接的可焊性;在Ag和Sn之间形成的金属间化合物(Ag3Sn)并没有明显的易碎性。而且,在射频RF)电路中由于趋肤效应,Ag的高电导率特性正好可以发挥出来。
& e' D% _  ^+ |- p- v' o) s' q) W4 u. n3 ^5 I+ Y, \
Im-Ag涂层也有一些局限性,如Im-Ag涂层与空气中的S、Cl、O接触时,会在表面分别生成AgS、AgCl、Ag2O。然而,对Im-Ag保护层来说。在焊接过程中,Ag(熔点962℃)涂层不能熔化,熔化的钎料合金开始时是在Ag涂层表面润湿、扩散;接着Ag被溶进熔化的钎料中。在Ag被完全溶解后,熔融钎料才对Ag下面的基材(铜焊盘)润湿和扩散。因此,铜焊盘表面同样可焊。
7 n3 u( V! }3 R) ^2 Q" b+ I1 k3 M- C& D7 v9 [! A8 L1 h8 S
Im-Ag在IPC-4553中有两个推荐的厚度范围,即薄型(0.07~0.15μm)和厚型(0.2~0.3μm,适合焊接和引线键合)。$ j, {% t0 L) z( n/ {: d

9 P) T$ b' h0 a  [+ Q7 ]目前,工业界对PCB表面Im-Ag涂层的组装性能进行了大量研究。这些研究确立了大量Im-Ag涂层的特性。例如,高温老化试验显示Ag层具有6个月的保存期要求,可焊性可达到12个月。对于双面PCB或更复杂的PCBA组装件,Im-Ag表面多次再流焊接后仍具有良好的可焊性。显然,Im-Ag涂层能够提供一种改善SAC钎料可焊性的手段,具体见下表。- Q( D0 Z0 v0 u2 `6 d/ e7 e% r
' x2 o1 G) s1 c% ?, ?
Im-Ag是低成本的ENIG Ni/Au的替代工艺,但要精确控制Im-Ag的化学配方、厚度、表面平整度,以及Ag层内有机元素分布等参数。
  • TA的每日心情
    开心
    2020-7-28 15:35
  • 签到天数: 2 天

    [LV.1]初来乍到

    2#
    发表于 2021-6-3 14:03 | 只看该作者
    DFM主要研究产品本身的物理设计与制造系统各部分之间的相互关系,并把它用于产品设计中以便将整个制造系统融合在一起进行总体优化。DFM可以降低产品的开发周期和成本,使之能更顺利地投入生产。
  • TA的每日心情
    开心
    2020-8-4 15:07
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2021-6-3 14:22 | 只看该作者
    众所周知,设计阶段决定了产品80%的制造成本。同样,许多质量特性也是在设计时就固定下来了。因此,在设计过程中充分考虑制造因素是非常重要的。

    该用户从未签到

    4#
    发表于 2021-6-3 14:23 | 只看该作者
    从结构强度观点来看,PCB是一个不良结构件。它把不同膨张系数和具有巨大差别弹性模数的材料装配在一起并承受不均匀载荷。而且,它们都装在一个本身可挠析的层压板上,随着振动及自重而运动。这种结构充满着尖角,增加了许多应力集中之处。况且,PCB包括强度不高的层压板及脆弱的铜箔层均不能承受较大的机械应力。

    该用户从未签到

    5#
    发表于 2021-6-3 18:23 | 只看该作者
    它们都装在一个本身可挠析的层压板上,随着振动及自重而运动。这种结构充满着尖角,增加了许多应力集中之处。况且,PCB包括强度不高的层压板及脆弱的铜箔层均不能承受较大的机械应力。PCB在切割、剪切、接插件安装、焊接过程中的装夹都会因基板过度的弯曲变形而在焊接部造成加工应力,导致元器件损伤(产生裂纹、焊点疲劳等)
  • TA的每日心情
    开心
    2021-4-19 15:08
  • 签到天数: 1 天

    [LV.1]初来乍到

    6#
    发表于 2021-6-24 13:32 | 只看该作者
    ① A面再流焊,B面波峰焊。其具体工艺流程,如下图所示。"+ z( a' D/ c' ]1 m( O
    选择这种安装结构时,应注意把大的SMC/SMD、THC/THD、QFP、PLCC以及不适合波峰焊的元器件布置在A面,而将适合波峰焊的完全密封的较小的SMC(如矩形、圆柱形片式元件)/SMD(如引脚数小于28,引脚间距不小于0.8mm的SOT、SOP)布置在B面。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-1 09:02 , Processed in 0.093750 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表