FPGA VS ASIC

twel2e

20世纪80年代，专用集成电路（ASIC）公司为电子市场带来了一个惊人的产品：定制集成电路。到20世纪80年代中期，有数十家公司在销售ASIC，在激烈的竞争中，成本低，容量大，速度快的技术更受青睐。当FPGA出现的时候，它在所有这几个方面上都并不突出，但却一枝独秀。这是为什么？
7 I5 u; `, v- s( z* qASIC的功能是由自定义掩模工具决定的。ASIC的客户为这些掩模工具支付了前期的一次性工程(NRE)费用。由于没有定制的工具，FPGA降低了预付成本和建立定制数字逻辑的风险。通过制造一种可以被成百上千的客户使用的自定义硅设备，FPGA供应商可以有效地平摊所有客户的NRE成本，从而不会对任何一个客户收取任何费用，又同时增加了每个客户的单位芯片成本。
前期的NRE成本确保了FPGA在某些数量上比ASIC更具成本效益。FPGA供应商在他们的“交叉点”上吹嘘这个数字，这个数字证明了ASIC的更高的NRE开销。在图2中，图线显示了购买数量单位的总成本。ASIC具有NRE的初始成本，并且每个后续单元将其单位成本增加到总数。FPGA没有NRE电荷，但是每个单元的成本都比功能相当的ASIC要高，因此斜率更陡峭。两条线在交叉点相遇。如果所需的单元数量少于此数量，则FPGA解决方案便宜; 超过该数量的单位表明ASIC具有较低的总体成本。
* ^0 r; ?* S0 Z6 U- l由于NRE成本占ASIC总体拥有成本的很大一部分，所以FPGA每单位成本超过ASIC成本的优势随着时间的推移而减少。图2中的虚线表示某个工艺节点的总成本。实线表示下一个工艺节点的情况，NRE成本增加，但是每个芯片的成本较低。FPGA和ASIC都利用低成本制造，而ASIC NRE收费继续攀升，推高交叉点。最终，交叉点变得如此之高，以至于大多数客户，单元的数量已经不再适用于ASIC。定制芯片只保证非常高的性能或很高的体积; 所有其他人可以使用可编程解决方案。
5 Q! `' Z7 P" j" _/ p! Q& \摩尔定律最终将推动FPGA能力覆盖ASIC要求，这是对可编程逻辑业务的一个基本早期认识。如今，器件成本在性能，上市时间，功耗，I / O容量以及其他功能方面都不如FPGA。许多ASIC客户使用较老的工艺技术，降低了NRE成本，但降低了单芯片成本优势。
/ q$ f! m# T4 h! u; [FPGA不仅消除了前期掩蔽费用并降低库存成本，而且通过消除整个类别的设计问题也降低了设计成本。这些设计问题包括晶体管级设计，测试，信号完整性，串扰，I / O设计和时钟分配。
5 y5 `0 W% a2 _) l' R; X与低前期成本和简单设计一样重要的是，主要的FPGA优势是即时可用性和降低的故障可见性。尽管大量的仿真，ASIC第一次似乎很少是正确的。随着晶圆制造周转时间在几个星期或几个月内，芯片重新调整对时间安排造成重大影响，而且随着掩膜成本的上升，芯片重新调整对公司日益增长的水平而言是显而易见的。错误的高成本要求广泛的芯片验证。由于FPGA可以在几分钟内完成重做，因此FPGA设计不会因为错误而延误数周。因此，验证不一定要彻底。“自我模仿”，俗称“下载”，可以代替大量的模拟。
最后看一下ASIC生产风险：ASIC公司只有在客户的设计投入生产时才赚钱。在20世纪80年代，由于开发过程中需求的变化，产品故障或完全设计错误，只有三分之一的设计实际投入生产。三分之二的设计损失了钱。这些损失不仅由ASIC客户承担，还由ASIC供应商承担，这些供应商的NRE收费很少包括他们的实际成本，从未在快速贬值的制造设施中弥补失去机会的成本。另一方面，可编程逻辑公司和客户仍然可以小批量赚钱，并且可以快速纠正小的错误，而不需要昂贵的掩模。

图3 通用PAL架构
) @( K! b- y  E0 T
+ X# g1 ^6 L/ x2 r
5 D2 o: j- \+ S8 a+ ]

芦根苏木

主要的FPGA优势是即时可用性和降低的故障可见性
$ R, p2 U/ A: v  Q" K, E

dsgh

FPGA不仅消除了前期掩蔽费用并降低库存成本，而且通过消除整个类别的设计问题也降低了设计成本

rergr

可编程逻辑公司和客户仍然可以小批量赚钱，并且可以快速纠正小的错误，而不需要昂贵的掩模