TA的每日心情 | 开心 2020-9-8 15:12 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1、BGA(ball grid array)
- B8 H$ {, j0 z9 S' x% v; u+ T+ W5 _+ q' ]! G& f6 f
球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚,在印刷基板的正面装配LSI 芯片,然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200,是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的,首先在便携式电话等设备中被采用,今后在美国有可能在个人计算机中普及。初,BGA 的引脚(凸点)中心距为1.5mm,引脚数为225。现在 也有一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 ,由于焊接的中心距较大,连接可以看作是稳定的,只能通过功能检查来处理。 美国Motorola公司把用模压树脂密封的封装称为OMPAC,而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
+ d8 g8 q# t1 \" U- q/ Q
- t! G" l# a6 }" I! ` 2、BQFP(quad flat package with bumper)- M7 O6 k, `, ~; I0 r9 B
! k8 o2 Y$ u+ |4 P' q 带缓冲垫的四侧引脚扁平封装。QFP 封装之一,在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中 采用 此封装。引脚中心距0.635mm,引脚数从84 到196 左右(见QFP)。
/ F: C: j& d. _4 t6 ?) C
/ R% \' b2 l9 ~* d A9 m 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。6 F% l7 c0 H! L, K: B; o
- Z" b0 {0 n( f$ {8 `# N3 B: l0 F
4、C-(ceramic)
8 d6 c& k% z$ a5 P6 X
3 @% L8 x @8 R! ?; \2 p7 j 表示陶瓷封装的记号。例如,CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
\& V/ ]+ k! T7 k6 W
$ M) C! i' n- ?/ S+ m 5、Cerdip
' ^) m4 Y4 _- ]% \. _& k! L3 Z
+ z, ~# M* c; h) W+ Z- k2 N! G8 B2 w 用玻璃密封的陶瓷双列直插式封装,用于ECL RAM,DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm,引脚数从8 到42。在日本,此封装表示为DIP-G(G 即玻璃密封的意思)。
) Y/ V+ W8 Z% y6 {+ p3 u$ B' o
3 Q) P4 K* i7 Z, l 6、Cerquad$ E6 B/ V5 n" G ]' g8 p) R' x& |
! m6 X5 k% F7 E0 M) n$ N* E 表面贴装型封装之一,即用下密封的陶瓷QFP,用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好,在自然空冷条件下可容许1. 5~ 2W 的功率。但封装成本比塑料QFP 高3~5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。$ Z% G2 c+ L, ?
$ Z% p2 T" A/ D; [' }1 w2 Y 7、CLCC(ceramic leaded chip carrier), w+ C* l: ~" i" n+ X8 E
3 }: y! T" n+ A, x5 j
带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从封装的四个侧面引出,呈丁字形。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ-G(见QFJ)。
$ y8 B9 \7 p* T/ J. v3 w H4 @$ h! ^7 v/ x5 M
8、COB(chip on board)1 Z* p4 L4 u# U5 Y
9 [+ b7 `( K3 j" A" J9 s" U
板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与 基 板的电气连接用引线缝合方法实现,芯片与基板的电气连接用引线缝合方法实现,并用树脂覆盖以确保可靠性。虽然COB是简单的裸芯片贴装技术,但它的封装密度远不如TAB 和倒片焊技术。) E! [- E# @4 R( U2 e
$ t: h0 b. L& B4 Y1 G
9、DFP(dual flat package)
# u8 c- l$ T- b/ O- g3 K: W( y
0 x; n5 D, ~! S! I; C 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法,现在已基本上不用。- m: i( A& j$ b& f
, d7 [3 e( K6 [9 c" l8 }# T" O$ w 10、DIC(dual in-line ceramic package)
/ T" l% `. g: h- t1 A5 Q0 b- H* }2 h, q. q8 R
陶瓷DIP(含玻璃密封)的别称(见DIP).
( c- j7 X) k# N: z+ ?/ y" a9 Q
+ G1 j* w1 q$ J 11、DIL(dual in-line)2 a- E0 `2 V. W( k; t, x' _
* S2 `, Q) u0 l% r1 l
DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。; o d: g. C9 M: l$ `
- T3 c5 `& S# r( R, h6 z/ `. [
12、DIP(dual in-line package)7 D1 ? G$ H* I/ f, e2 X2 H( P
4 B$ M3 V( \+ K1 ~: m# y* ]
双列直插式封装。插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种 。 DIP 是普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等。引脚中心距2.54mm,引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分, 只简单地统称为DIP。另外,用低熔点玻璃密封的陶瓷DIP也称为cerdip(见cerdip)。# u4 y% z9 _( `
1 L9 R% l5 g( ?- Y9 g6 l6 x2 h) ~
13、DSO(dual small out-lint)9 ?) \5 a* I X3 W
0 h3 t1 X9 p& U) P2 d% T) s
双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
( f2 x6 [) s1 A6 f5 W! q6 c" c* X
14、DICP(dual tape carrier package)
N0 ?, n# N5 [5 b
9 v+ B8 y/ H4 c/ h% j; a- j7 |9 ~ 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是TAB(自动带载焊接)技术,封装外形非常薄。常用于液晶显示驱动LSI,但多数为 定制品。 另外,0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本,按照EIAJ(日本电子机械工业)会标准规定,将DICP 命名为DTP。
' V& T) [& M7 |: q# \7 z, G2 S8 l, }% C! _2 ~4 |
15、DIP(dual tape carrier package)- k1 C; ]3 S7 I, ?
% @8 L+ ?8 p3 @8 I
同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
`. c: K! ?" i1 }2 }4 ?- B9 g! Q! x, p
16、FP(flat package)" ]! H" W5 p, G# @0 b
" z s6 L5 t0 s: g Y, J B+ z
扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
' n1 ? J( g) V* S4 U& w
: J, M5 _0 B9 k6 [- E; r 17、flip-chip
( {' r+ D5 A' d3 u' g
$ [: B; ?! N' ~) L0 ~4 t6 Y 倒焊芯片。裸芯片封装技术之一,在LSI 芯片的电极区制作好金属凸点,然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积、薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同,就会在接合处产生反应,从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片,并使用热膨胀系数基本相同的基板材料。2 _. ~: ^( n9 w. K' _' {% p% |+ q
; M/ N5 W+ B5 a" O8 w( @
18、FQFP(fine pitch quad flat package), n6 L& I1 W) d' y5 m9 G# {" [
2 _1 U- L# b5 a
小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。; }' s, w* e p! E, V6 Y5 N( a
: X- A# E) q8 O6 U* {& c3 i/ ~6 B
19、CPAC(globe top pad array carrier)
3 V4 M0 N8 n$ b* B' B' P
; t! ~ Y/ |3 u 美国Motorola 公司对BGA 的别称(见BGA)。
3 W( Y+ L& l$ w* Z" |9 E. |" c9 z3 ?$ U4 r$ v3 N, E
20、CQFP(quad fiat package with guard ring)) k4 `* |; s- B! R7 z
, d6 u! Z* h' O. S% c 带保护环的四侧引脚扁平封装。塑料QFP之一,引脚用树脂保护环掩蔽,以防止弯曲变 形。 在把LSI 组装在印刷基板上之前,从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装在美国Motorola公司已批量生产。引脚中心距0.5mm,引脚数多为208 左右。
. ^: Y0 x, f/ i& n# ~) f* ~
/ v# e- B5 Q% ^4 i% h! Z 21、H-(with heat sink)
& Q# ?! Z) J$ s# l+ J2 M
; m9 n( H2 o3 N+ _/ J 表示带散热器的标记。例如,HSOP 表示带散热器的SOP。3 p, d* L' w1 B
/ w- }! O O' z! p' ], W/ J+ G
22、pin grid array(suRFace mount type)
# e* s) A1 T& W0 q. X! q- W! O; K+ Q' V+ L/ G; n0 h! A6 L3 T- Y; }, X1 Q
表面贴装型PGA。通常PGA 为插装型封装,引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚,其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法,因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm,比插装型PGA 小一半,所以封装本体可制作得不怎么大,而引脚数比插装型多(250~528),是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
1 |1 Z& r0 R6 G7 J
9 u( t) Q! Z% I$ _ c& ~ 23、JLCC(J-leaded chip carrier)
, ^9 Q% c' Q4 `/ v8 P1 I3 g; B
2 _" |2 {/ Z; _) V J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。
. k2 y2 M3 k5 O4 @! T+ r' _
1 s; r7 J% P5 [5 G6 L$ L0 h0 N 24、LCC(Leadless chip carrier)
' j, S2 T! B6 l t9 k6 o
8 ~; C3 {4 `3 [1 H8 o 无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC 用封装,也称为陶瓷QFN 或QFN-C(见QFN)。9 p. C4 K, E: x% N
6 {7 g/ x9 g$ ^
25、LGA(land grid array)% O, U, X; b Z; C9 T9 F0 `9 o5 o
% }1 M5 X+ D5 C9 l 触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA,应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比,能够以比较小的封装容纳更多的输入输出引脚。另外,由于引线的阻抗小,对于高速LSI 是很适用的。但由于插座制作复杂,成本高,现在基本上不怎么使用 。预计 今后对其需求会有所增加。% ?0 r! u5 h1 i$ N0 S
$ Y1 u3 Y" }# }+ ^6 D0 h: `
26、LOC(lead on chip); e, h! e7 H% K% y/ n& G* }
/ ?. \+ W9 a4 M 芯片上引线封装。LSI 封装技术之一,引线框架的前端处于芯片上方的一种结构,芯片的中心附近制作有凸焊点,用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比,在相同大小的封装中容纳的芯片达1mm 左右宽度。
- i& C# l! K3 r5 N0 U4 `' i3 I n
0 P% y! H% ?4 n6 N. Z% @ 27、LQFP(low profile quad flat package)- _, _9 Q3 Z& |2 d6 K; U
5 X# W$ c. k5 K' U
薄型QFP。指封装本体厚度为1.4mm 的QFP,是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。
8 z( O- y. C& [1 U2 C/ Q/ `4 i: v- n7 Z
28、L-QUAD/ Y4 a+ I. \4 [/ U* e
! [( Q0 A1 @( r" m 陶瓷QFP 之一。封装基板用氮化铝,基导热率比氧化铝高7~8 倍,具有较好的散热性。 封装的框架用氧化铝,芯片用灌封法密封,从而抑制了成本。是为逻辑LSI 开发的一种 封装, 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装,并于1993 年10 月开始投入批量生产。
8 d. s7 H+ w, p
7 V2 E' F! M: l3 X {& x 29、MCM(multi-chip module)* n( K* J2 Z2 h5 U/ M4 i5 H
; ]0 N0 p7 w6 q
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM-L,MCM-C 和MCM-D 三大类。 MCM-L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高,成本较低。MCM-C 是用厚膜技术形成多层布线,以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件,与使用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。5 j3 d5 \9 p( z+ ]7 E2 s
2 D/ Q& `: Z" r$ {) q MCM-D 是用薄膜技术形成多层布线,以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是的,但成本也高。
/ T7 u/ c$ Y( Y5 |) y
# }& t1 G: n$ h/ C; ? U5 v 30、MFP(mini flat package)7 J2 r6 \) \7 \" K; h/ \0 b
- W+ c5 U0 w% T2 ~7 ] 小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
+ L. c- p% X ~4 S) ]; h0 P% E4 o3 G$ @0 o0 K# b: R) ~( i
|
|