高速PCB板的布线设计规则有哪些？

中信华

  高速PCB板的布线设计规则有哪些？

  作为一名PCB设计工程师，具备一些高速PCB板的布线设计知识非常有必要，甚至说是必须的。今天具让工程师为你详解高速PCB板的设计布线规则有哪些？

; Q% x! w  h' o' |5 P1 ?

  1、高速并行总线的布线要求

  （1）总线优选内层布线，尽量增大与其它布线的间距。

  （2）除特殊要求外，单线设计阻抗保证50欧，差分设计阻抗保证100欧。

  （3）同一组总线保持布线基本等长，与时钟线遵循一定的时序关系。

  （4）尽可能靠近本组总线的I/O电源或GND参考平面。

  （5）上升时间小于1ns的总线，要求有完整参考平面。

  （6）建议低位地址总线参照时钟布线要求。

  （7）蛇形绕线的间距不得小于3倍线宽。

$ j- P0 m0 G& b; m- l; h

  2、高速串行总线的布线要求

  （1）需要考虑布线的损耗，确定线宽线长。

  （2）建议一般情况下线宽不小于5mil，布线尽量短。

  （3）除Fanout过孔外，尽量不要打孔换层。

  （4）串行总线所涉及的插件管脚，速率达3.125Gbps以上时，应优化反焊盘。

  （5）布线换层时，选择使用过孔Stub最小的布线层，在布线空间有限时，过孔Stub短的布线层，优先分配给发送端。

  （6）速率达3.125Gbps或以上时，信号过孔旁打地孔。

  （7）如果高速信号过孔采用背钻处理，需要考虑电源地平面通流能力变小，以及滤波环路电感增大带来的影响。

  （8）高速信号避开平面层的分割线，信号线边缘与分割线边缘水平间距保证3W。

  （9）收发两个方向的高速信号，不能交叉在一起走线。

2 }( E6 q5 f" a2 M& s# V7 ~  F. ?' w

  以上便是工程师为你详解的高速PCB板的设计布线规则，希望对你有所帮助。

8 j5 j% C4 \- W" |8 W' C! }; {9 N3 {

tutututut

控制阻抗、留参考层、差分布线等

zxzxzxzxzx

ding