最近在进行PLL电路的设计，看到ADF4350的参考设计上最后的RF输出支路上有0欧姆的电...

Blah · 发表于 2021-4-26 16:11

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

最近在进行PLL电路的设计，看到ADF4350的参考设计上最后的RF输出支路上有0欧姆的电阻存在，请问在射频走线上串联0欧姆的电阻不会对射频信号造成影响吗？

ESCAPE · 发表于 2021-4-26 17:26

频率比较高的时候是会影响结果的，因此通常建议在第一版的时候留足够的调试焊盘，可以进行调试，如匹配网络等。在实验后，确定最终网络及拓扑结果，此时设计PCB应去除不必要的调试焊盘。

Blah · 发表于 2021-4-26 17:32

ESCAPE 发表于 2021-4-26 17:26+ v/ z6 C4 a4 u/ i
频率比较高的时候是会影响结果的，因此通常建议在第一版的时候留足够的调试焊盘，可以进行调试，如匹配网络 ...

能说一下具体是什么影响吗？

vava · 发表于 2021-4-26 17:38

学习了

saladrf · 发表于 2021-4-27 08:40

Blah 发表于 2021-4-26 17:32
; b; t. Q$ d. U能说一下具体是什么影响吗？

当0欧电阻焊盘宽度大于50欧微带线宽2倍以上的时候，0欧电阻焊盘就会呈容性。
但是当50欧微带线宽大于焊盘宽度时，0欧电阻本体会呈感性。
最佳比例：焊盘宽度/微带线宽=1.2左右时，整个0欧电阻就呈50欧阻抗。

更详细的技术细节，参见何老师直播课程：

https://news.eda365.com/livebroadcast/detail/34

帐号		自动登录	找回密码
密码			注册

最近在进行PLL电路的设计，看到ADF4350的参考设计上最后的RF输出支路上有0欧姆的电...

EDA365欢迎您登录！

点评

点评

推荐内容 /1