找回密码
 注册
关于网站域名变更的通知
查看: 583|回复: 2
打印 上一主题 下一主题

PCB布线设计(五)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-4-14 15:41 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

# a9 _, G1 R+ x" f& ^8 G要解决信号完整性问题,最好有多个工具分析系统性能。如果在信号路径中有一个A/D转换器,那么当评估电路性能时,很容易发现三个基本问题:所有这三种方法都评估转换过程,以及转换过程与布线及电路其它部分的交互作用。三个关注的方面涉及到频域分析、时域分析和直流分析技术的使用。本文将探讨如何使用这些工具来确定与电路布线有关问题的根源。我们将研究如何决定找什么;到哪里找;如何通过测试检验问题;以及如何解决发现的问题等。 8 B# `+ ~- b* h+ T9 Q

& k. N: C  p& J  : m" c. x7 U& G$ |. w6 n
图1 SCX015压力传感器输出端的电压由仪表放大器(A1和A2)放大。在仪表放大器之后,添加了一个低通滤波器 (A3),以消除来自12位A/D转换器转换的混叠噪声。 ) r' T! ~4 k0 i# v9 m# f) z

7 Y7 E7 B" E) ?( |, ]) ~/ o 
; Q, F2 A( l! G( k2 X2 K' z& ~) }4 H3 c
图2 来自于12位A/D转换器MCP3201的数据的时域表示,产生了有趣的周期信号。此信号源可追溯到电源。 ) }  f; P4 C; X2 S

4 G% y3 @9 x4 L" Y% }* J9 } 
% L* O/ }; V1 }! l3 `) T1 R& r! |6 B& H2 R' |4 f: |7 `- B
图3 电源噪声充分降低后,MCP3201的输出码一直是一个码,2108。 / O: b( U. [7 F. E! _/ P

0 q4 X! t+ u: W0 _ - y8 p8 U* ]6 E/ X
- C$ R  \( F+ u+ P& `& j1 h
  本文要论述的电路如图1所示。4 a( x  m% Y& O9 V! ]3 d2 T& @5 [; `
   / h! a4 a# U+ Y# y
电源噪声
4 e+ E2 Z# ^, X. K8 i" y" t2 M/ l
3 l+ m8 J. N1 V  电路应用中的常见干扰源来自电源,这种干扰信号通常通过有源器件的电源引脚引入。例如,图1中A/D转换器输出的时序图如图2所示。在此图中,A/D转换器的采样速度是40ksps,进行了4096次采样。
* l: |/ q: L& e/ }* O* T) N/ Y1 {% g4 S
  在此例中,仪表放大器、参考电压源和A/D转换器上没有加旁路电容。另外,电路的输入都是以一个低噪声、2.5V的直流电压源作为基准。1 y  y4 l  n5 [+ |0 A- m, R6 s

! Y& w+ {( e8 X' [. }: h: d3 b  对电路的深入研究表明,时序图上看到的噪声源来自于开关电源。电路中添加了旁路电容和扼流环。电源上加了一个10mF的电容,并且在尽可能靠近有源元件的电源引脚旁放置了三个0.1mF的电容。在产生的新时序图上可以看到,产生了稳定的直流输出,图3所示的柱状图可验证这一点。数据显示,电路的这些更改消除了来自电路信号路径的噪声源。4 R% h6 k1 U7 x: i: l9 t9 T" s

) T& |% q) N- V5 O9 Z) c1 S5 ?8 L 
8 v. Q* y" T" f4 x; g8 X9 u造成干扰的外部时钟 * d6 n4 m  u: h  ^: t2 O+ {% P
   F% \8 u, v' s+ n
  其它系统噪声源可能来自时钟源或电路中的数字开关。如果这种噪声与转换过程有关,它不会作为转换过程中的干扰出现。但是,如果这种噪声与转换过程无关,采用FFT(快速傅立叶变换)分析,可以很容易发现这种噪声。- N. S! c) e2 ^/ a  c

4 m6 G! d' s: f; m6 Z% x    
2 {1 U" [# v& s1 }( z9 |5 N- E  ~0 S- J- k
图4 耦合到模拟走线的数字噪声有时被误解为宽带噪声。FFT图可以很容易识别这种所谓 “噪声”的频率,因此可识别出噪声源。 , U; d1 F; Y: e2 U# ~
, n- s. v# p/ c
 
% J; x. j  E, ]. o$ b7 c9 n# C
: N! E: M! a6 z; d. `6 c8 B图5 放大器轻微过激励,会使信号产生失真。通过这种转换的FFT图,可以很快发现信号的失真。 # @9 r9 W; s6 U0 C+ r
 1 N3 e7 P& ?4 s9 U9 ?: A
  \& u0 H2 P4 e# `
  时钟信号干扰的示例可参见图4所示的FFT图。此图使用了图1所示的电路,并添加了旁路电容。在图4所示的FFT图中看到的激励,由电路板上的19.84MHz时钟信号产生。在此例中,布线时几乎没有考虑走线之间的耦合作用,在FFT图中可以看到忽略此细节的结果。
1 u6 w* k0 H, _/ _+ y
, W( e0 K% z* u' W- D1 C  这个问题可以通过修改布线来解决,将高阻抗模拟走线远离数字开关走线;或者在模拟信号路径中,在A/D转换器之前加抗混叠滤波器。走线之间的随机耦合在某种程度上更难以发现,在这种情况下,时域分析可能比较有效。
& R$ m0 b2 k0 r. Z0 k; j4 C! ^& M% A8 @8 |

( v& _: V1 Y9 h+ w7 a1 {7 ~8 b放大器使用不恰当 6 i( E, J8 r; R4 ~, S2 Z

, K0 b9 S# r" z  回到图1所示的电路,在仪表放大器的正相输入端施加一个1kHz的交流信号。此信号不是压力传感的特性,但是可以采用这个示例来说明模拟信号路径中器件的影响。2 r( T7 K; N& G: p. g' z: [( _2 P! Q
: x1 g9 x; x2 j% v- z4 m" q  _$ u
  图5所示的FFT图显示了施加上述条件后的电路性能。注意基波看起来有失真,许多谐波也有同样的失真。失真是由于使放大器轻微过激励引起的。解决此问题的方法是降低放大器增益。
) ]( S8 j; F& v
) ?: m# O) H; f" W- p; l$ o
: J( O' W, x  a9 C2 e结语 0 ~+ _- s" m0 J/ W5 R
0 c" H. P" k/ T. D4 {9 A5 B
  解决信号完整性问题可能会花费很多时间,尤其是当工程师没有工具来解决棘手的问题时。在“窍门箱”中有三种最佳的分析工具:频域分析工具(FFT)、时域分析工具(示波器照片)和直流分析工具(柱状图)。工程师可以用这些工具来识别电源噪声、外部时钟源和过激励放大器失真。
5 @( {4 f/ f' u- n" o: g2 N& }" G9 O$ p: ]5 _5 |! s) Y! f
+ p( h) R' m! s# t- i" A' y0 r
4 Z6 D) s. H2 H' f

该用户从未签到

2#
发表于 2021-4-14 16:29 | 只看该作者
PCB布线设计

该用户从未签到

3#
发表于 2021-4-14 17:39 | 只看该作者
66666666666
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-31 21:03 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表