找回密码
 注册
关于网站域名变更的通知
查看: 536|回复: 2
打印 上一主题 下一主题

PCB布线设计(五)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-4-14 15:41 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1 x( j3 F. r5 c( d* q6 r6 c! h) d1 Y
要解决信号完整性问题,最好有多个工具分析系统性能。如果在信号路径中有一个A/D转换器,那么当评估电路性能时,很容易发现三个基本问题:所有这三种方法都评估转换过程,以及转换过程与布线及电路其它部分的交互作用。三个关注的方面涉及到频域分析、时域分析和直流分析技术的使用。本文将探讨如何使用这些工具来确定与电路布线有关问题的根源。我们将研究如何决定找什么;到哪里找;如何通过测试检验问题;以及如何解决发现的问题等。 9 W$ w5 k" a1 s" S
5 C# {! r; q( v7 ]; a( ^$ ~
 
) @, Q' D+ D5 K; s( o图1 SCX015压力传感器输出端的电压由仪表放大器(A1和A2)放大。在仪表放大器之后,添加了一个低通滤波器 (A3),以消除来自12位A/D转换器转换的混叠噪声。
0 a' z5 A4 r% W
  j$ a: X2 H" r! u4 Y 
6 {1 s2 n+ ?$ G: L6 a) `  ^5 g. g8 ~; _; U+ E
图2 来自于12位A/D转换器MCP3201的数据的时域表示,产生了有趣的周期信号。此信号源可追溯到电源。 # e6 ~( ~: W+ {- g' Y0 }+ g
: N5 [+ n* _; E' ]& K! Z- [+ s
 
, v! W3 T* _' D) ]  E; o: u. a$ F- U" _$ [) I4 Z& c
图3 电源噪声充分降低后,MCP3201的输出码一直是一个码,2108。
0 `' N; Z2 _' _
5 ^" H) U1 o0 w1 h( j 7 _8 h0 i, A8 E; k- b

. [4 u' j$ z* @+ m4 W: P  本文要论述的电路如图1所示。1 G) ~5 ^0 ~3 G& y$ f# a+ X
  
+ h: @4 r- J# E* h% L+ X电源噪声 ) p! I4 t: W: F0 d! J
$ q; z) c- N* L. v1 F3 c
  电路应用中的常见干扰源来自电源,这种干扰信号通常通过有源器件的电源引脚引入。例如,图1中A/D转换器输出的时序图如图2所示。在此图中,A/D转换器的采样速度是40ksps,进行了4096次采样。2 U, r0 `% j2 W$ U0 @

0 C2 ]5 {1 V7 S2 P  在此例中,仪表放大器、参考电压源和A/D转换器上没有加旁路电容。另外,电路的输入都是以一个低噪声、2.5V的直流电压源作为基准。# w8 m9 O, T& |) @8 W# ~( g) L

) N1 \6 ]! b: E+ b% \8 T  对电路的深入研究表明,时序图上看到的噪声源来自于开关电源。电路中添加了旁路电容和扼流环。电源上加了一个10mF的电容,并且在尽可能靠近有源元件的电源引脚旁放置了三个0.1mF的电容。在产生的新时序图上可以看到,产生了稳定的直流输出,图3所示的柱状图可验证这一点。数据显示,电路的这些更改消除了来自电路信号路径的噪声源。; l% k! S# [; T; R8 ~( d. [" ~

4 ]9 q% F, V. i0 I7 O  - C1 [/ `5 V8 V6 s
造成干扰的外部时钟 , y# s' K& i$ V
 
. N% a/ Z* J5 ]' ?  F  其它系统噪声源可能来自时钟源或电路中的数字开关。如果这种噪声与转换过程有关,它不会作为转换过程中的干扰出现。但是,如果这种噪声与转换过程无关,采用FFT(快速傅立叶变换)分析,可以很容易发现这种噪声。
- y8 W+ w* X: B2 E, r. W; ~' @' T0 m; Y1 Z6 t  l$ c0 l
    # y- o8 p$ e( N) Y' B
7 N3 T! d( i3 C9 k8 N' W
图4 耦合到模拟走线的数字噪声有时被误解为宽带噪声。FFT图可以很容易识别这种所谓 “噪声”的频率,因此可识别出噪声源。 + g4 b8 y- L( S5 E
6 ?" h, I8 N/ H% e6 v
 
3 H* b# x7 o; v# W, H! H- }$ ^8 O  ]3 U7 m
图5 放大器轻微过激励,会使信号产生失真。通过这种转换的FFT图,可以很快发现信号的失真。 $ p2 L- V4 m  O; o8 v
 * J  q, I; ]+ B& y0 z
+ G2 |4 D/ v' P3 j+ C9 \& T
  时钟信号干扰的示例可参见图4所示的FFT图。此图使用了图1所示的电路,并添加了旁路电容。在图4所示的FFT图中看到的激励,由电路板上的19.84MHz时钟信号产生。在此例中,布线时几乎没有考虑走线之间的耦合作用,在FFT图中可以看到忽略此细节的结果。
  Z2 s7 X- W. B, g. \/ B8 X  D/ ]. D; G0 {3 i! Y, j
  这个问题可以通过修改布线来解决,将高阻抗模拟走线远离数字开关走线;或者在模拟信号路径中,在A/D转换器之前加抗混叠滤波器。走线之间的随机耦合在某种程度上更难以发现,在这种情况下,时域分析可能比较有效。2 d+ z# Y! _+ i( G; F, H3 V, t$ }

. H, P( }$ `6 t" B+ R6 V- T  N- ]! \- J. e) f0 q
放大器使用不恰当 ; q$ X! |/ J. p  `

0 u, }  W* K1 u  回到图1所示的电路,在仪表放大器的正相输入端施加一个1kHz的交流信号。此信号不是压力传感的特性,但是可以采用这个示例来说明模拟信号路径中器件的影响。
  \: \" {% ~( ^* b: a6 V3 [: v2 ?& Q& w/ m$ v4 `
  图5所示的FFT图显示了施加上述条件后的电路性能。注意基波看起来有失真,许多谐波也有同样的失真。失真是由于使放大器轻微过激励引起的。解决此问题的方法是降低放大器增益。2 ~6 G) c+ S* h+ W! q2 C

, O* m( d4 v. p6 ~3 A; b  }& V$ r- L5 z4 b, Y
结语
& z3 Z9 Y4 J: m6 M1 B' T
- [/ P6 Y" k% n9 X" r+ F3 Q  解决信号完整性问题可能会花费很多时间,尤其是当工程师没有工具来解决棘手的问题时。在“窍门箱”中有三种最佳的分析工具:频域分析工具(FFT)、时域分析工具(示波器照片)和直流分析工具(柱状图)。工程师可以用这些工具来识别电源噪声、外部时钟源和过激励放大器失真。
! x, m! ^- ^- |& s# F+ c7 U: e4 Z
9 V7 h" V$ s* K7 z

( M3 N0 J7 R& Y& {- R) q9 W; F* d

该用户从未签到

2#
发表于 2021-4-14 16:29 | 只看该作者
PCB布线设计

该用户从未签到

3#
发表于 2021-4-14 17:39 | 只看该作者
66666666666
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-24 07:39 , Processed in 0.078125 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表