|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 piday123 于 2021-3-18 15:56 编辑
3 q1 j+ `/ c2 K: [& J9 Z0 j& d& D4 e% Y
# ?, \9 M- B( w3 ~" g ~; r+ f一.新建工程
" s' H( d' g" K; \' `2 I5 Q" z6 E* v! f H我们首先要在某一路径下新建一个文件夹,用于存放等会新建的工程。2 ^3 k- A5 U, K0 \& t: Z, w! q
9 w0 T1 E( o8 J5 M: M$ v; v" I( K) {6 {2 p% n7 H/ I
然后我们打开AD,在右上方“文件”里新建新的项目。
+ _1 a$ n. O3 |; T& q, z
9 O' B5 J2 n4 n8 l8 O
; q$ }1 c) H% y0 N/ u( r在这个界面,我们在正确的地方填写项目名称,选择正确的路径。. E( A6 h$ g& D5 D O' o
. E( y3 ?- w2 b/ m
0 _- C: ~& i6 c7 N
新建完成后,我们的项目里应该是什么都没有的,比如这样:
! e" ?; g! R8 v! H% \
# Q1 E2 f3 P `+ F$ _& D% `
6 r4 g% z9 h; u- P+ ]
此时我们需要添加新的原理图和PCB,如果有特殊需要的话还要新建原理图库和PCB库。1 {% c/ B) }# k$ c
3 S" ]& q; W' Z, o5 a: k* g& J# a. d7 H- J/ i4 K: \3 C
至此一个项目的基本结构就有了。+ F# \9 J0 E1 m0 H
3 a+ H$ x. {2 E3 ^# l' c, Q$ `
8 I- W. ?; E$ `. c二.原理图的绘制,库的绘制
* T1 c# V3 _2 e) NⅠ.导入已有的库
( j( x7 f5 s! I我们先导入一些手头已有的库,在"Components"面板下可以安装我们已有的库。( o( {# [2 q8 O: D: C1 @/ N6 U
7 {# D* E( e- k# k+ y' P
8 D9 E- [$ J* J, z9 Z: y) O
选择"添加库"即可。
* P- n% m& d5 @" t% L9 j1 j9 l
8 k* L# K3 G" B3 O( w$ t- X; u
+ z* e* k" I( \$ H+ u' f, X
Ⅱ.自己绘制原理图库和PCB库
7 t. N, `" N1 l% G+ K0 c X我们先绘制原理图库,这里我们绘制一个电源大接口为例。
. y( C G; f( H9 f
4 S0 v/ L) E& P( z- R" O- x( G我们可以在这里选择一些图形,来绘制出一些需要的图形。' V- L/ y3 {. t, D9 Q) l
: q* K/ V, j" b& p- G$ ]0 M8 ]1 I, b: H+ W
放置好图形之后,我们需要给他分配引脚,如图所示,或者快捷键(PP)。
. i K. R" U% A
# c. K G) S \: @: Q3 q
- F- ?% z5 E# y* s
将基本的形状画完以后,我们可以在属性里更改他的名称和管脚分配。4 X- a$ o y# X: T2 q/ a
) X9 M% g% d1 _- l/ j
) ?/ Y# C( ~8 `7 L! P# T
! ~* v( e, |. v2 \/ E
5 P, V( j5 `5 [' S$ r
我们画完原理图之后,该原理图是没有对应模型的,生成PCB的时候会出错,无法生成,所以我们需要绘制相应的PCB库或者找到对应的模型。
' f% E7 o% U8 Z
9 ~% R) Z4 V/ y1 L7 u9 m我们可以放置焊盘,或者用填充来放置焊盘,在属性里我们可以更改所在的层,例:* O1 t) C( x( x& m- v- ?1 N- R* i- L
$ m" w$ h: C2 e) f
6 `- ? o9 _" v" R
" ~! w& u1 u- E: }* k, J& s2 M: C n/ c4 l$ [4 }. w4 ~
画好焊盘之后,我们需要确定他的尺寸是否合理,我们可以用快捷键(Ctrl+M)来进行测距。) ^3 x# E& |% f0 W
4 V# r. I8 Q) d/ N
如果测距的时候栅格过大,移不到想要的点上,我们可以用快捷键(Ctrl+Shift+G)来改变栅格大小。6 }' R+ _: E$ Q# K' c4 \
6 v5 I+ ^' @) } n7 g9 K T. d
这些工作完成后,我们对这个模型进行重命名,然后保存,方便我们添加模型。
0 s7 g# I- J9 ^) K
* a. L' {+ k8 P# G6 o
# Z. d. T0 q3 Q7 z- M8 S( s
9 g" M F* Y6 c) ^! m: V然后,我们回到刚才的原理图库,点击左下方的"Add Footprint",添加模型,可以通过“任意”和“库路径”这两种比较简单的方式。( o$ E8 d% D8 S4 ]% d' [7 w
* j6 C, E6 E h( `( W
+ T) E7 c; D2 r
我们只要填写正确的名称,软件就会帮我们找到刚才的模型。
" ?3 l7 v; H8 t: @* T: y w
; y6 ^1 I: j, N5 sⅢ.绘制原理图. j. v: l5 x+ ?5 s
我们以电源模块为例:我们将需要的元件、电源、地都摆放好,并用导线连接,这里要注意两种线的区别:& I/ y" W) V$ I
" V0 m7 W- x4 Z5 _
! M$ \3 N: `$ o/ S' E& f3 v4 ^5 c4 l8 ?3 `4 f9 ~( k4 @
前者是物理意义上的线,即导线。后者则没有物理意义,用于绘图,例如将模块之间进行分隔。9 e% c' {4 o+ f* K0 T$ e0 S
% R3 g0 `: c7 ~, f, P$ j" z7 Z* @+ E
元件连接好以后,我们会看到某些元件上有红色的波浪线,这是由于元件重名而引起的,并且同一个项目下,不同原理图之间也不能重名。所以我们要给元器件单独的名称。
% ^; F0 _% ?! f$ F0 u" _% t6 t+ l- D' x4 F! q6 ?
9 p5 T! p+ C9 R+ g4 P; h
: e% ?5 p1 u( U. z5 G9 w0 }现在我们就分模块,将不同的功能用原理图绘制出来,绘制完成的结果:
) g- B. O. }* o! Z5 k Y% s
* M2 B( p: g" I
@0 q- G# q: s8 Q6 G7 k
Ⅳ.PCB绘制
4 w+ @: T) D8 V在我们生成PCB之前,我们要确定各个器件对应的模型封装,我们可以在“工具”→“封装管理器”里更改各个器件对应的封装,并检查是否有封装丢失的现象,完成之后我们就可以生成PCB了:
# }. X C; ?3 x" F; c7 @
2 m6 B( ]' X6 ]/ @- B' V
: y: s! }0 Z6 E! C w5 B! o/ q, y- m9 y5 Y$ }2 f% |/ Z, E
在添加新的PCB到工程前,先对他进行保存,然后,我们在原理图里点击菜单栏里的“设计”,例:
# E, i# P: e9 s/ G7 t# b6 L: y
8 K) f. Y3 M0 m! F& P d1 F3 v0 ?
2 ] B. k1 C8 j0 E/ ^
# i, v, M* L( q然后我们点击左下角的“验证变更”,验证完毕无误之后我们“执行变更”,最下面的Room可以删去,不生成。
. i1 G5 }! [- N1 ~+ f$ c- t( B6 T( [
9 q, Y, c- q! R a4 D+ g0 n# A
! X& s3 n6 R( i生成之后,先别急着画,我们还有一个重要的步骤需要操作,那就是修改规则。我们可以在“设计”一栏下找到“规则”。
$ u2 D! M: \3 E3 ]+ G* N2 r/ V T0 A9 m# X- |: p5 u* t
1.在“Electrical”→“Clearance”下修改最小间距,至少比厂家能制作的最小尺寸要大。( K7 l `$ a% J/ b
$ S9 |$ k0 R2 v5 Q
9 S7 V* }# H# j0 g, F) F: m; Z# C# }
0 [* @, b8 |0 ?2.在“Placement”→“Component Clearance”的使能点掉,不执行该规则。
# ?' P: y+ d( }2 N h7 G' \ E3 T# J% J( M4 q! ]9 v
; I$ S7 E: H+ `8 f, L2 _' d* d- ?6 C% v
3.修改线宽规则,我们可以在“Routing”→"Width"下新建规则,一般是修改电源线的规则,例:
, s( }7 t1 P( I1 f& h* {" D
9 }2 N% G3 Z1 \5 j% e
9 U3 Y' l: |' C( t5 Q) r/ y$ X, `( {' A# p5 N6 B$ i
修改完成后一定要在优先级里对优先级进行分配。
. S4 x6 h7 |% I+ ~( b7 x& }" I% U5 P7 b. m7 ]9 w! R
, m# X: e; L- d Y: o3 Y' }& |( O- @0 m! F
设置完规则以后,我们可以自定义一些快捷操作,我们在"设计"上右键,会找到一个"customize",在这里面我们可以自定义一些快捷键。
4 L1 z7 k! [( p. D" J! x& z: n4 q; m4 p! S4 t, p& F5 b
注:规则是不同的PCB都要重新设置的,自定义快捷键则不需要。6 I1 Q+ D) p! c0 c9 W2 n' b
8 l/ c* c% |* `, e' n& `$ z u至此我们完成了前期的操作,要开始摆放元件和连线了。我来分享一下我的器件摆放方法和连线方法。
. g4 n k3 J: R9 x1 S4 _' R+ ] A8 _3 D% A1 i/ \
1.在"视图"→"连接"里,将"电源线"和"地线"全部隐藏,先连信号线。( k/ ?; |8 h h& e5 C F
9 d3 K1 r3 A- ?- V# D' y
$ R) E) O. X: a9 T9 T' [
0 W0 i$ m# b9 y1 w0 d4 W3 U% t
2.对照原理图,分模块将芯片、电阻、电容等器件摆放好,比如我们可以将电阻这些放置在背面(如何放置?选择对应器件,属性里改变所在层即可)
) z6 K& E* a2 |8 u' C: Q# P2 X" ]
3.如何改变板子形状?器件摆放完成后,我们在"Mechanical1"层上用最普通的线(无物理意义)画出外形。如何画出圆弧?,在"美式键盘"下(Win10默认输入法在英文模式下)按"Shift+空格"即可改变走线规则,单按"空格"可改变走线方向。该方法同样适用于布线的时候,可以布出圆弧形的线。画完轮廓后,用左键拖动选中全部之后,在"设计"→"板子形状"→"按照选择对象定义"即可改变板子形状。完成效果:
' ~7 X% L# R$ } P# `4 V
" a; ~6 b) x3 X$ O
/ R O7 T7 r& E( J$ w* r
0 Q/ j! T( V4 h# U. K4.然后我们用"交互式布线"来将所有的线进行连接,先连接信号线,然后连接电源线,GND用铺铜解决。如何检查自己连线是不是正确的,我使用的是"报告"里的"板信息",拉到最后一行,有一个"Routing Information",里面会告诉你连线率。或者连完以后使用自动布线,如果他没有给你加新的线,那么大致可以说明连完了。最后一定要检查一下有没有出现间隙过小的情况。# M" k/ F: M' Z; J
! j; J& r# z3 n! W1 X- E/ Z
( m j% R; h! f, A& l4 v, B8 O3 P c$ k5 @# I
2 H* f* A& Y/ @
/ V, m( S/ l. d! C
5.铺铜,我们使用"铺铜",然后画出要铺铜的区域,选好网络即可,为什么GND一直不连,用铺铜选择网络为"GND"一次性解决,铺完以后要注意是否有线将某一块区域给分隔了,导致某一块的"GND"无法和外部相连,如果有的话,用布线或者过孔将这一块铜和别的地方接起来。! o( b: P% i- s6 z
4 O# r) p) j! A& O9 v& u
1 n) L* C" w; w% m9 V- i5 z+ u5 D9 J! C" G) A
4 D7 G* ~* A: y' a$ d! S1 x% s; Z: E3 g
铺铜完成: y* C2 @3 a/ q0 _
5 i% ~; `4 ~6 r
/ R# [+ I. u8 N, n+ ^- Y; Q: ?5 n: E
; p: h; W. G) ]* k7 d6.一些小技巧,如果觉得正反面元件互相干扰视野,可以使用“Shift+S”来使某一个面单独显示。多按几次可取消屏蔽。检查连线也可以通过“Ctrl+左键”单击某一网络使其高亮来检查走线情况。某些元器件需要精确的位置,我们可以通过快捷键"E->O->S"来设置原点,然后用坐标精确定位。0 V- ^) R* N; |& `- k
& O3 h- D) }, t
Ⅴ.丝印层
. P! o7 D9 ~+ J/ w顶层丝印层的名字叫"Top Overlay",我们可以在这层上写出我们要写的字,比如管脚,元器件标号。中文需要更改字体才能显示出来。
0 D8 e4 a8 \5 }6 X% X# f9 L' B$ p; G& g3 L8 d; \# b
" K% }1 R2 C+ l; S0 k% s$ E4 ]
. h5 d( i; n& U+ ~ m2 ]
; C- t# M' I7 B& x1 O" p& o5 R
Ⅵ.最终效果
. k& F$ `0 F' V# X
* J ?, T9 _. I# D
' }/ _5 q+ y# M6 Y1 p3 d$ i. `/ C: s4 e$ T; p$ \! j: ^
三.发厂打印: J; N3 Z/ a% Y9 K5 l& X; l
做好之后,我们就可以按照厂家的要求发厂打印了,打印完成后,我们将元件焊好,就获得了一块最小系统板(精简版)
/ I! ]0 ]7 C# K: o2 a/ U- R& p. k
7 j: V" R+ C8 r* y, d
- G! Z4 B$ a2 }
5 [/ Z9 L) W6 ]# \- L |
|