[求助]每位可控方向的双向IO口怎么设计

wsk0523

& r; K9 ]: X% P( x
2 z! R" ]: r, Y+ t: Y: ^5 |网上可以查到的inout的设计方法，多是赋一个线型，然后用条件语句做个选通器。对地多位的一个端口如果方向一致很好操作，如果方向不同怎么办。
用systemverilog，我试了如下的代码:
        inout [DATA_BIT-1:0] io_port;
5 T0 u" {; q) B3 m0 _0 P* H        always_comb
        begin
                for(int i = 0; i < DATA_BIT; i++)
                begin
                         io_port= direction?'z:data_in;
: w  D/ o. x1 u: }& U$ k; ~0 ?9 e                end
- q7 v* ^& I6 I3 T5 X, O        end

用quartus是可以的，但是用multisim仿真就会报错，
9 J' `" E2 m( p+ Q, V 我想是代码不规范造成的，即使我把inout改为wire型，这里能过，multisim仍然是不能过。这该怎么办啊。我并不想每个端口一条一条地写assign，那样一来麻烦，二来使这个模块失去了灵活性，没法灵活地改变端口的位数。

kekek

帮你顶一下