数字电路PCB的EMI控制技术分析

Zjianeng

1 b7 |5 [) B, D3 ~$ S7 x
5 r% L. n3 x' W) }$ \在处理各种形式的EMI时，必须具体问题具体分析。在数字电路的PCB设计中，可以从下列几个方面进行EMI控制。
' E4 C/ T) S* l　　1.器件选型
　　在进行EMI设计时，首先要考虑选用器件的速率。任何电路，如果把上升时间为5ns的器件换成上升时间为2.5ns的器件，EMI会提高约4倍。EMI的辐射强度与频率的平方成正比，最高EMI频率(fknee)也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数：fknee =0.35/Tr (其中Tr为器件的信号上升时间)
6 g: N- Z. _; d% E* n5 d　　这种辐射型EMI的频率范围为30MHz到几个GHz，在这个频段上，波长很短，电路板上即使非常短的布线也可能成为发射天线。当EMI较高时,电路容易丧失正常的功能。因此,在器件选型上，在保证电路性能要求的前提下,应尽量使用低速芯片，采用合适的驱动/接收电路。另外，由于器件的引线管脚都具有寄生电感和寄生电容，因此在高速设计中，器件封装形式对信号的影响也是不可忽视的，因为它也是产生EMI辐射的重要因素。一般地,贴片器件的寄生参数小于插装器件，BGA封装的寄生参数小于QFP封装。
4 P! m1 T, y; @7 v' Q* S5 k$ ~% r# ]) n　　2.连接器的选择与信号端子定义
; ?2 R* H; ]+ o: n- |　　连接器是高速信号传输的关键环节,也是易产生EMI的薄弱环节。在连接器的端子设计上可多安排地针,减小信号与地的间距,减小连接器中产生辐射的有效信号环路面积,提供低阻抗回流通路。必要时,要考虑将一些关键信号用地针隔离。
　　3.叠层设计
) h8 `5 C3 m7 l# F4 n　　在成本许可的前提下，增加地线层数量，将信号层紧邻地平面层可以减少EMI辐射。对于高速PCB，电源层和地线层紧邻耦合，可降低电源阻抗，从而降低EMI。
　　4.布局
  E. J, L3 y3 a3 Y1 J) F5 A　　根据信号电流流向，进行合理的布局，可减小信号间的干扰。合理布局是控制EMI的关键。布局的基本原则是：
　　模拟信号易受数字信号的干扰,模拟电路应与数字电路隔开;
　　时钟线是主要的干扰和辐射源,要远离敏感电路,并使时钟走线最短;
　　大电流、大功耗电路尽量避免布置在板中心区域，同时应考虑散热和辐射的影响;
  D% J) U/ W- ?4 I　　连接器尽量安排在板的一边，并远离高频电路;
3 I% Q$ L+ T4 ~7 y* ^: \9 j　　输入/输出电路靠近相应连接器,去耦电容靠近相应电源管脚;
8 {7 P& B8 `7 Q; S9 `) r$ D　　充分考虑布局对电源分割的可行性，多电源器件要跨在电源分割区域边界布放，以有效降低平面分割对EMI的影响;
" S- X: `' a) q2 f3 {& P　　回流平面(路径)不分割。

( `" ^* |" P% t( I

senlenced3

大电流、大功耗电路尽量避免布置在板中心区域