台积电2nm工艺重大突破!

cichishia

台积电2nm制程研发获重大突破!众所周知，台积电多年来走在全世界半导体技术的前沿，目前能够实现5nm量产并实现极高良品率的芯片企业只有台积电一个。

虽然三星也宣布成功量产5nm，但由于技术不够成熟，良品率与台积电差距较大。可以说，其他芯片企业一直想要超越台积电，但台积电从未被超越。

2 B4 r3 E. A% n

台积电：第一家官宣2nm工艺，研发进度超前
; n% G% Y5 D: b; j$ D

近日，有媒体报道称台积电取得了2nm研发的重大突破，与3nm和5nm制程采用的FinFET架构不同，台积电的2nm制程采用了全新的多桥通道场效晶体管，又称为MBCFET架构，解决FinFET因制程微缩产生电流控制漏电的物理极限问题。

按照台积电给出的指标显示，2nm工艺是一个重要节点。Metal Track(金属单元高度)和3nm一样维持在5x，同时Gate Pitch(晶体管栅极间距)缩小到30nm，Metal Pitch(金属间距)缩小到20nm，相比于3nm都小了23%。

/ S$ F, {1 k# ?
- ?5 D! Q; p2 q5 k' `$ U
6 ?7 e, u( c$ @  t1 a

值得一提的是，随着台积电的极紫外光微显影技术越来越成熟，其纳米片堆叠技术也更加炉火纯青，2nm芯片的良率将会有所提升。

FinFET代替者出现，GAA突破瓶颈
& l, V. W2 }* p3 U  \

在FinFET技术提出之前，半导体芯片的极限是35nm，随着FinFET技术广泛应用之后，20nm以下到3nm的节点都离不开该技术的推进，不过现在FinFET出现了瓶颈，由于芯片尺寸已经接近极限，芯片漏电与材料极限是一个有待解决的难题。
# _5 u% t% w) R% G3 Z

( h/ T+ V9 F! N
2 w1 y0 U! {* S! P7 a9 u

台积电2nm采用的GAA全环绕栅技术在FinFET的基础上进一步提升，沟道采用纳米线组成，并且四周环绕栅极，能够增强对沟道的控制能力，从而减少漏电的问题。或许在未来芯片工艺制程的赛道上，GAA技术将会取代现在FinFET。

  H. n# c0 o/ \( ^$ i  ^. |

% p  d& p: y& A/ \: ~5 Q' K9 Y2 n

2023年有望面世，台积电依然无法被超越
" ^! J1 N1 b( m  A

台积电在2nm研发上切入全环栅场效应晶体管GAA，其竞争对手三星则早在2年前其揭露3nm技术工艺时，就宣布从FinFET转向GAA，并「大放厥词」：2030年要超过台积电，取得全球芯片代工龙头地位。

这也算是为两家企业2-3nm制程的市场之战吹响了号角。
! Q3 D+ S  Y; u  c% ?

$ k( q/ A" e! d& f5 L
: N4 h. {$ W+ z2 Y8 X! v" _3 ^$ d

为了抢在台积电之前完成3nm的研发，三星的芯片制造工艺由5nm直接上升到3nm，4nm则直接跳过。
9 f7 p1 V9 O# q( t

无论如何，半导体芯片已经进入到3nm-2nm的赛道中，虽然只有台积电与三星两家你争我抢，但很显然，台积电已经走在了三星的前面，三星恐怕还是难以超越台积电。

小小鲁班