EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行一次规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距（间距设置大小不满足3W规则的设置）也会DRC报错，产生很多DRC报告，难以分辨，如图12-23所示。
. ~8 f; x' E4 m$ A- M! _8 r
$ {7 a6 M5 D+ ?6 U5 L
1 v2 Q& M d0 v' k9 S4 i# r图12-23 DRC报告 如何解决这个问题呢？可以利用 altium Designer的高级规则编辑功能，对差分线进行过滤。 （1）按快捷键“DR”，进入PCB规则及约束编辑器，新建一个间距规则，并把优先级设置到第一位。 （2）如图12-24所示，在“Where The First Object Matches”处选择“Custom Query”，进入用户自定义界面，然后再选择“查询助手......”，自定义帮助菜单。
8 ~# {+ ]8 l) i7 j' \0 k
: l4 @$ q' [' q' n; F$ N0 t' O; ~; o9 T2 J% B. x- D) g3 c- U
图12-24 规则的设置 （3）PCB规则及约束编辑器中存在高级工具菜单栏，包含“+”“-”“*”等。这些可用于编辑高级规则，这其实和编写C语言代码类似。由于高级代码的使用频率较低，在此不做说明，如果读者想了解可以参考Altium Designer的官方文档，弄清楚每一个代码的含义再进行编辑。在此，在自定义代码编辑框中输入“istrack>(InDifferentialPairClass('All Differential Pairs'))”，表示的含义是不包含差分走线的导线。 （4）在“Where The Second Object Matches”处适配“IsTrack”，那么整个规则的含义表述为除了差分线之外的导线和导线之间的距离。 （5）按快捷键“TDR”，重新运行DRC，可以得到如图12-25所示的结果，差分线之间的间距只有8.6mil，不满足设计的3W规则12mil，但是不再进行报错。
4 O% z/ h5 L, d. I) _# R T! \" R- o- I" |$ C/ t1 Y+ v
4 S4 F4 b1 u* z1 c- q5 M
图12-25 走线间距规则报告
7 I5 u; {5 Z4 O! t" D( e/ Y | 
/1 
发表于 2021-1-29 14:41
收藏
淘帖
支持！
反对！