本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 关于xlinx K7 普通IO的问题。
返回列表 发新帖
查看: 418|回复: 1
打印 上一主题 下一主题

关于xlinx K7 普通IO的问题。

[复制链接]
971291971
  • TA的每日心情
    开心
    2020-1-14 15:37

    • 签到天数: 2 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2021-1-26 19:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    请问，XLINX K7 普通IO可以作为外部芯片的CLK（100M）输出嘛，因外挂芯片有伴随时钟，还有一根CLK需要返回FPGA，因此FPGA需要接2个CLK管脚。如果普通IO不可以，还请劳烦推荐一下，clk接到那些管教上比较合适。
    - P- w# B$ \7 E: M$ w7 \% `' ]- m$ e6 t0 q  d

    9 [! w  C8 R& C2 `/ O  {) ~7 N0 Z8 M. y+ Q

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    NingW

    该用户从未签到
    2#
    发表于 2021-1-27 14:30 | 只看该作者
    看你的描述，感觉这个外部芯片接在FPGA上的管脚应该是控制管脚吧

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-13 05:34 , Processed in 0.093750 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表