找回密码
 注册
关于网站域名变更的通知
查看: 3052|回复: 11
打印 上一主题 下一主题

captuer cis DCR报错,求解.

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-3-31 09:56 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 antoni2011 于 2011-3-31 10:54 编辑 + r0 a  E2 E& F* L$ j" Q
" W8 i1 g' r9 b! s4 W+ d
Checking Electrical Rules
, D! N6 m, F3 Y9 U: jPossible pin type conflict U1,A6 Output Connected to Bidirectional Port
( R/ r+ _& P* J# J提示这个错误 是我画总线的时候出现的.我总线连接线的net alias name不对?还是什么别的错误?  P3 o  w# v& b) r$ @- ?# n$ U7 \2 `! @# e
请教了.

该用户从未签到

2#
 楼主| 发表于 2011-3-31 11:02 | 只看该作者
没人知道吗?在线等..TKS

该用户从未签到

3#
发表于 2011-3-31 15:15 | 只看该作者
應該說是你建立元件庫的 PIN 的屬性, 有依照Datasheet所說的去設定雙向輸出 (尤其是MCU) , 當雙向的 PIN 接到一個只有輸出PIN (例如 GIPO PIN 接到一個輸出PIN ), OrCAD DRC 會顯示警告.
% Y* {3 \5 B9 D3 O
; h. q- Y& B" ?& T+ V: k這警告其實可以在 DRC 裡面 ERC matrix 去設定忽略(不要W 和 E), 要不然就忽略不管這個警告.

该用户从未签到

4#
发表于 2011-3-31 15:17 | 只看该作者
補充 DRC Matrix 圖片.

DRC.jpg (99.04 KB, 下载次数: 4)

DRC.jpg

该用户从未签到

5#
 楼主| 发表于 2011-3-31 16:57 | 只看该作者
多谢,jacklee_47pn 的答复!
4 h* F) I: t+ V7 G6 D  `9 u那这样我是否是把总线的 PORT OR OFF-PAGE 设置为 passitive可以避免这个错误吗?) h# @2 o  X3 ?& a* d

该用户从未签到

6#
发表于 2011-3-31 20:24 | 只看该作者
其實這要整體性的考慮, 不是只有單純修改 PORT 就可以解決, 另外也要注意元件的 Pin (properties). 只要一個環節有問題, DRC 都會出現線警告.0 j  G; K& x2 ^( k, U# F
3 k% T) \& s7 l: @' L5 O
通常有許多人, 會將 PORT 或是元件庫裡面所有的 PIN 都設 passitive , 這樣就永遠不會出現這個警告, 但是相對的不會真實的檢查出真正的接錯(例如:兩個PIN都是 input 沒有 output).0 q' R& l$ N: C, |
* b) w1 v- |$ f; I, N
印象中 OFF-PAGE 沒有 input/output/passsitive 這個的 property 可以選擇.

该用户从未签到

7#
 楼主| 发表于 2011-4-1 09:32 | 只看该作者
问题已解决.TKS.
  \3 e3 h" @1 g另一个问题了: 在画地址线的时候,连BUS busentry时,place wire时候,接到IC 一端的时候会有2个重复的junction(点不掉).而且在拉动wire连接时出现惊叹号.IC的pin property跟总线port属性已设置好.

该用户从未签到

8#
发表于 2011-4-1 10:36 | 只看该作者
本帖最后由 jacklee_47pn 于 2011-4-1 10:36 编辑
- E& W0 `. p! W  y! Z! q2 I  E1 h( u3 ]- b
沒遇過這個問題, 上傳文件請大家幫忙吧.

该用户从未签到

9#
 楼主| 发表于 2011-4-1 21:41 | 只看该作者
问题如图。求帮助了。TKS

该用户从未签到

10#
 楼主| 发表于 2011-4-2 17:23 | 只看该作者
此问题没有人进来给指点下吗?

该用户从未签到

11#
 楼主| 发表于 2011-4-3 14:08 | 只看该作者
问题没解了吗?

该用户从未签到

12#
发表于 2011-11-15 12:17 | 只看该作者
是否只要元器件封装对应时就可以忽略?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-18 20:37 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表