|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 rongunac 于 2021-1-14 18:46 编辑 ( a' F8 [+ }' y: Z& S2 ]) L% X# V
8 d1 I. t6 V( u t, h, @
2 V [3 ^1 t( J
insert_redundant_vias 把timing带坏，请教大神，这个如何处理？非常感谢！
" }, P" P Z- Q( I: U, g
0 h% Z) t7 t& w$ ]& d! i1 }目前想到的解决办法，把effort降低为low。
1 p# J4 ~, g' v; T0 F
/ H6 L! f! L" M- p定义热dundant via 的rule，没搞懂，它的lect上写的优先级VB>VG>V。VB和VG指的什么via呢？5 t) P# Z: n* {% n- y" ?
" W( d5 e5 F! L
还有加上double via后ICC中和PT的结果有很大的一个误差，如何让他们的结果统一一下呢？ |
-
3.png
(35.86 KB, 下载次数: 2)
-
2.png
(52.55 KB, 下载次数: 2)
-
1.png
(151.47 KB, 下载次数: 2)
|
/1 
发表于 2021-1-14 18:41
收藏
淘帖
支持！
反对！