任何定义跳线模型和DDR PCB仿真中PIN Delay

ccxjyf

@dzkcool，杜老师请教一下：1.sigrity里面component manager里面有一个四PIN跳线（1和2，3和4通，用于跳线接通电源），进行eidt model时Definition该如何定义，目的是让跳线非常小的阻抗通，或者有哪些资料可以参考。
6 I" i0 r; U, V
2.在DDR的sigrity PCB仿真中，如果存在pin delay该如何处理。
5 b+ x, @) w& w谢谢。
  p/ Z. f, J/ k0 Y* T7 U

peiyuanqing

同样的困惑，搬马扎等答案

dzkcool

按Spice网表的方式定义即可，例如
- G1 J5 ?% `5 `% b) ~+ ^9 wR1 1 2 0.1
R2 3 4 0.1

ccxjyf

dzkcool 发表于 2021-1-12 11:15
5 K0 j3 M) y6 Y0 n9 @' L按Spice网表的方式定义即可，例如
R1 1 2 0.1
7 z0 I. x& S( ?/ ~! e! {0 nR2 3 4 0.1

非常感谢。pin delay会不会包含在芯片的model当中？

dzkcool

一般不会，如果能拿到芯片的S参数文件，可以用SystemSI做