学习pads时踩过的坑——如何检查 Stub 线？

Demyar

学习pads时踩过的坑——如何检查 Stub 线？

5 z1 ~8 I! M9 S6 d" s
! G, [7 n7 F! m  M- P3 D9 Y
作为一名优秀的PCB设计师，他所设计出来的PCB应该是无可挑剔，包括前端的PCB布线和后端的DFM（面向制造的设计,Design for manufacturability）；因为设计与制造是产品生命周期中最重要的两个环节，并行工程就是在开始设  计时就要考虑产品的可制造性和可装配性等因素。
. Z  Z' }# |* Y& \" b7 E9 S$ j
此份简明教程将以图文的形式展示如何帮助您快速和准确地进行 DFM 检查和优化 Stub 线。
9 U! Z8 @# w- \5 y0 h
' v0 y: B, x; s0 {" L8 c6 ?一、何谓 Stub 线

& W1 w$ n' k2 ?6 S4 Y+ h) K1 N3 m# i就是俗称的线头或歪线（特别在 Router 中经常出现）, 或者说信号没打算经过的路径,如图所示：
/ k( K9 [) ?9 h4 v/ g% W
, K8 {* M2 E6 r0 u. y

8 Y* N+ V* @# @* Z8 G3 f# \! S7 B

但是以下两种情况是可以忽略的：
# \9 s3 k5 i1 O/ Q% ?
1， 在添加测试点的时候，为保证测试点的间距，不得不多拉一根线出来。
# C, f5 J$ U) f* m! m
, \) t& I% [# L# e; Z% M

( `$ l1 n- T$ t( l2 |2 t
这种情况，对于 High speed signal 是完全禁止的。因为通过大量的仿真和布线经验，stub 会严重影响高速线的信号质量。
+ C4 n/ l, m' ~- s- m& a2 {2 H3 Z
2, 对于 press fit component 而言的，当板厚在 2.1mm 以上时，并且 信号是在上半部分层面进入 press fit component ′s pin 的时候，就产生了 via stub.

比如，一个 16 层板,信号在 Layer3 进入 press fit component ′s pin，则红色路径为信号经过的路径。蓝色路径就是多出来的 Stub。

% P# V5 N0 z0 x+ u$ t
此种情况也会影响高速线的信号质量的。

( t6 x3 ^# Y# O解决方法：

+ ?: C8 N& r* I2 @6 p一是将蓝色的线切掉，就是要求 PCB 进行背钻处理。上图 背钻从 bottom 钻到lay4，但这会增加很多成本。
# T! w0 C/ h- R1 O5 U7 M6 ?4 t0 m! H
$ A6 P5 w: k. b; v- O二是信号线尽量往下半部分层面如 press fit component  ′s pin。

信号对 stub 的长度也是有限制的，这就需要根据信号的速度而定。可通过仿真或直接咨询信号完整性工程师.

二，Stub 检查

1、执行[Toosl]/[Verify Design],进入设计验证界面.

: m, |: J6 c# t3 E+ B7 U2、执行[Hign Speed],进入高速设计验证界面.

: M' B4 ?4 M" d5 z2 }+ M

) G% x  w: n. m- j3、勾选[Check Stubs]/[OK]
' e# Q! w* ?" Y' X6 E: b5 E: t/ G

0 K$ O" |  X  \8 s4、执行[Start],进行 Stubs 验证。

4 L; z; r4 ~6 t" M' Z# ^
4，此时，在我们的 PCB 上面，会出现警告标识，我们可根据警告标识进行布线优化.
* M& I2 u3 |7 f  v

3 k8 c  p6 m% b& G; X

1 U" H9 S) n7 ]4 f- n  u: B


/ M* e" X+ H  z6 G! q) C3 d9 L
8 W7 c" I6 z, M+ q2 \7 p

# Z+ h' ]9 |! x5 ~+ M- a
9 c4 D8 _2 t9 ?  d  D  V



. _" x- Y0 E" n" n8 x4 n
5 p' T7 R; h* Z) W& K




& |  w- E/ T" k" [

; [% g  a8 c) i0 E


) L, }4 |" e: G4 `# O

MOS2300

:D

你可爱的老爷

很少用到

hao6633

路过顺便学习一下

bingshuihuo

感谢(??ω`?)分享

huanle

专有名词，学习一下，低速板，都是人眼看，手动修改的

6940

路过顺便学习一下