TMS320C6678+Kintex-7视频采集处理案例-汇总篇

Tronlong小分队

目录

1  C6678+Kintex-7平台简介

2  DSP+FPGA架构优势

3 视频采集处理方案3.1 SDI视频采集处理

3.2 PAL视频采集处理（4路D1）

3.3  HDMI视频采集处理

3.4 CameraLink视频采集处理

需要案例源码请在文章下方留言联系。O(∩_∩)O谢谢。

---

1  C6678+Kintex-7平台简介
! q; O, Z" y' W6 s/ Q7 q" `' w       在高速图像处理领域，TMS320C6678 与 Kintex-7进行搭配的DSP+FPGA架构堪称经典中经典，前无古人后无来者。TMS320C6678+Kintex-7架构大范围使用已经超过了8年时间，使用者数量也越来越多，但远没有达到鼎盛阶段！
       创龙科技 (Tronlong) 结合TI KeyStone系列多核架构TMS320C6678 DSP以及Xilinx Kintex-7 FPGA设计的TL6678F-EasyEVM评估板，是一款DSP+FPGA高速大数据采集处理平台，由核心板与底板组成。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。评估板接口资源丰富，引出PCIe、千兆网口、FMC、SFP+等高速通信接口，方便用户快速进行产品方案评估与技术预研。
       TL6678F-EasyEVM评估板通过FMC高速接口，可接入CameraLink、SDI、PAL、HDMI等视频采集模块，并基于各个模块提供了DSP+FPGA视频采集处理综合案例，同时提供技术支持服务。
9 @1 n9 l9 v) s7 @1 @9 m. j
. W$ l2 H! e4 ^$ u8 T​

图 1 TL6678F-EasyEVM评估板


/ _* h3 d2 ?: Y: |2  DSP+FPGA架构优势高性能的算法处理，使用硬件描述语言去编写算法的话，复杂程度高，工作量大，不易调试，产品的开发周期将非常长。这时，如果为系统添加专为算法而生的DSP的话，将会事半功倍。
众所周知，DSP有专门为数字信号处理所设计的指令集和流水线，可以方便高效的执行浮点数和复数运算等，这样我们的理论算法就可以很方便的移植到实际的工程中，可以有效的缩短产品的开发周期。
DSP+FPGA的架构，可以把FPGA的高速采集和DSP的高性能算法处理完美结合。这种高度平衡的特性集合使其非常适合各种高性能嵌入式应用场合，如：

, ^, B0 J6 |4 t* fn 视频追踪
; h' g. j& {6 on 图像处理
n 软件无线电
. U6 k* F- e2 \% t6 J# tn 雷达探测
n 光电探测
n 水下探测
n 定位导航


3 视频采集处理方案
) C/ z  Z+ g5 v9 F/ ^/ U
3.1 SDI视频采集处理Kintex-7 FPGA通过使用Video In to AXI4-Stream IP核，将SDI视频模块TL2971A/2972F的SDI IN接口输入的1080P60的视频采集进来，并通过VDMA缓存到DDR，最后通过AXI4-Stream to Video Out IP核将视频从模块的SDI OUT接口输出显示。其中VDMA通过Microblaze配置。
图像数据亦可通过SRIO高速总线传输到TMS320C6678 DSP进行算法处理，并返回处理结果。
2 j+ S# h1 w" P! V
​
2 Y" H  ]; }7 l; [! c
& I' }; }5 [8 ], @8 f4 M7 n2 [0 {, q图 2
: C5 s0 d- o8 P
4 }% }4 ?, b8 {( c# v. M% h2 O: ~​

7 Y# s: r: {1 e2 |# K8 Q3 J图 3 硬件连接

5 f' M% |, t3 ?  {需要案例源码请在文章下方留言联系。O(∩_∩)O谢谢。
1 r- Z- I- j: d4 O9 u9 o+ D6 k+ @

; m% x5 Z, ]: J2 u& g- L) S. N3.2 PAL视频采集处理（4路D1）在Kintex-7 FPGA上搭建MicroBlaze软核，并由MicroBlaze配置PAL视频模块TL2867F和各IP核，将模块输出的一路4通道D1时分复用的复合视频，拆分成4路独立的BT656嵌入式同步视频，再将4路视频进行BT656解码分离出同步信号和像素数据。使用VDMA IP缓存到内存设备上，通过VPSS IP将4路图像进行去交错，然后由Mixer IP将四路图像拼接起来，通过rgb2dvi逻辑模块，将RGB视频信号转换为DVI视频信号，最后通过模块的HDMI1接口输出显示到显示器。支持PAL制式（分辨率为720x576）视频输入，输出显示分辨率为1280x1024。
图像数据亦可通过SRIO高速总线传输到TMS320C6678 DSP进行算法处理，并返回处理结果。

1 }1 k& w: H( G' z% o: q7 G​

图 4
  g: {* K: I; x; K' B" v
​
, u) G4 @. Q7 w
, p+ T* @- l! w3 e* a9 k& L+ v图 5
+ {2 Z1 q/ M$ T8 W  L
​

5 o# R. {+ ?2 a4 Q9 b& c* ^* x1 ?/ `图 6 硬件连接
4 j  s; x+ O+ h
​
' y2 p, I6 o. S% ^. X7 k
图 7
/ d" [6 `4 O$ a) \
- H( \4 t9 y* ~+ Z& l" D7 x需要案例源码请在文章下方留言联系。O(∩_∩)O谢谢。
4 P2 s& f- d9 Y
9 M! e6 a# A. L3 D* s0 Y
3.3  HDMI视频采集处理Kintex-7 FPGA使用Video In to AXI4-Stream IP核，通过HDMI视频采集模块TL7611/9022F的HDMI IN接口将1080P60视频采集进来，并通过VDMA缓存到DDR，最后通过AXI4-Stream to Video Out IP核将视频从模块的HDMI OUT接口输出显示。其中VDMA IP核，HDMI OUT芯片(SIL9022)和HDMI IN芯片（ADV7611）通过MicroBlaze运行裸机程序进行配置。

# U" E( \7 n; ~图像数据亦可通过SRIO高速总线传输到TMS320C6678 DSP进行算法处理，并返回处理结果。
' B. b: H% w, |- i6 y' }" C
​

+ U" i8 G* e: r图 8

​

" O! z  j! B! @* [$ j6 X图 9 硬件连接
/ h4 L( N/ F) w0 M5 |- o2 f
- `# ?  n; R$ S+ O! Y' D6 t& W2 S源码请直接查看本文【 5源码、资料下载】进行下载。
, z, ?; ^  x( r) p5 Q' z
$ Q+ ]* Z9 [7 T# ?/ o
* c" {3 l: u" H3 B1 m9 ]3.4 CameraLink视频采集处理基于CameraLink的DSP+FPGA视频采集处理综合案例，将于下个月发布，欢迎咨询。

​

图 10
; N2 P7 G; U$ U& i+ O# E) L, `
" A  g8 j0 h4 E, W, l9 X​

图 11 硬件连接
需要案例源码请在文章下方留言联系。O(∩_∩)O谢谢。

Uifhjvv