PCB布局DFM

Happyday@

% T& L# _& ~) P) D* ]/ U- p

      在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。尤其是预布局，是思考整个电路板，信号流向、散热、结构等架构的过程。如果预布局是失败的，后面的再多努力也是白费。
6 ~& m9 [2 T, ?6 o- z  U  b1 R
: p' b: K. y" x* U7 [: X　　PCB布局设计印制线路板的设计工艺流程包括原理图的设计、电子元器件数据库登录、设计准备、区块划分、电子元器件配置、配置确认、布线和最终检验。在流程过程中，无论在哪道工序上发现了问题，都必须返回到上道工序，进行重新确认或修正。
( j2 g3 I' ?6 k+ P
+ i; K* n; H1 q* d6 }  O7 Z$ F　　本文首先介绍了PCB布局设计规则及技巧，其次阐述了PCB布局如何设计检视要素，分别从布局的DFM要求、热设计要求、信号完整性要求、EMC要求、层设置与电源地分割要求及电源模块要求等方面来详细解析，具体的跟随小编一起来了解一下。




7 o( U) Y! ]& P0 x. Q7 |　　PCB布局设计规则

　　1、在通常情况下，所有的元件均应布置在电路板的同一面上，只有顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴片IC等放在低层。
: X, T+ b+ g  \4 r+ f, p2 G7 t1 l
. F3 |( z; }) U* U　　2、在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，在一般情况下不允许元件重叠；元件排列要紧凑，元件在整个版面上应分布均匀、疏密一致。
, L% F+ Y/ ^3 A2 Q+ b* ]) @( N9 n
　　3、电路板上不同组件相临焊盘图形之间的最小间距应在1MM以上。

　　4、离电路板边缘一般不小于2MM.电路板的最佳形状为矩形，长宽比为3:2或4:3.电路板面尺大于200MM乘150MM时，应考虑电路板所能承受的机械强度。

& W, T. h6 k! `! U5 d  b- s* M　　PCB布局设计技巧

　　在PCB的布局设计中要分析电路板的单元，依据起功能进行布局设计，对电路的全部元器件进行布局时，要符合以下原则：

　　1、按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向 ［1］ 。

& R( ]/ y% @. ^  K) B$ n! [　　2、以每个功能单元的核心元器件为中心，围绕他来进行布局。元器件应均匀、整体、紧凑的排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。

' ]! n( x- ?0 r6 }, B" H6 `　　3、在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件并行排列，这样不但美观，而且装旱容易，易于批量生产。
) Y0 n1 @8 k' v4 l+ D# D
; h, ~0 x* S' v' x) L


. u3 d4 z8 x( M9 B4 x. I3 t　　PCB布局如何设计检视要素
( F. G3 p0 t7 m) e* G7 D+ T  {
) l' F- u1 R2 v; N- K9 s. l: ~# N" e　　一、布局的DFM要求

4 A4 K1 [' I4 J/ I　　1、已确定优选工艺路线，所有器件已放置板面。
5 s3 w% ?  k4 q" R* q
' T6 I! d. W- ]  m" U　　2、坐标原点为板框左、下延伸线交点，或者左下边插座的左下焊盘。

/ j7 ^  K! `7 c2 ~5 L' w; l8 d3 N　　3、PCB实际尺寸、定位器件位置等与工艺结构要素图吻合，有限制器件高度要求的区域的器件布局满足结构要素图要求。
9 a( B8 P* ~( \9 e# U. r4 ^
　　4、拨码开关、复位器件，指示灯等位置合适，拉手条与其周围器件不产生位置干涉。
, j3 c; [; \2 y. k7 s& [# H1 b- `
7 _1 W) F) A7 T% R　　5、板外框平滑弧度197mil，或者按结构尺寸图设计。

　　6、普通板有200mil工艺边;背板左右两边留有工艺边大于400mil，上下两边留有工艺边大于680mil。 器件摆放与开窗位置不冲突。

　　7、各种需加的附加孔（ICT定位孔125mil、拉手条孔、椭圆孔及光纤支架孔）无遗漏，且设置正确。
9 e" w- k, O2 r5 e3 H
8 d( C; W1 w; K5 z# X　　8、过波峰焊加工的器件pin间距、器件方向、器件间距、器件库等考虑到波峰焊加工的要求。

　　9、器件布局间距符合装配要求：表面贴装器件大于20mil、IC大于80mil、BGA大于200mil。
1 m+ `$ B4 p( `2 W  `& T
, n, N& Y) z$ N* O+ V! f　　10、压接件在元件面距高于它的器件大于120mil，焊接面压接件贯通区域无任何器件。

　　11、高器件之间无矮小器件，且高度大于10mm的器件之间5mm内未放置贴片器件和矮、小的插装器件。

% H6 v7 I# b+ G+ V* X4 L& B　　12、极性器件有极性丝印标识。同类型有极性插装元器件X、Y向各自方向相同。

: ?; q' h' I' r　　13、所有器件有明确标识，没有P*，REF等不明确标识。

! }" B. ]8 A, l  n　　14、含贴片器件的面有3个定位光标，呈“L”状放置。定位光标中心离板边缘距离大于240mil。
) {2 i/ q# y" x1 U& Y" q
　　15、如需做拼板处理，布局考虑到便于拼版，便于PCB加工与装配。

　　16、有缺口的板边（异形边）应使用铣槽和邮票孔的方式补齐。邮票孔为非金属化空，一般为直径40mil，边缘距16mil。

　　17、用于调试的测试点在原理图中已增加，布局中位置摆放合适。
3 r7 {% I5 i/ a' ~' O; I0 Q
! ]$ \+ T, f& `+ w5 Y* x' a- V
1 k( `# P+ A1 ?( [/ N8 E9 e+ w
　　二、布局的热设计要求

　　1、发热元件及外壳裸露器件不紧邻导线和热敏元件，其他器件也应适当远离。

　　2、散热器放置考虑到对流问题，散热器投影区域内无高器件干涉，并用丝印在安装面做了范围标示。

　　3、布局考虑到散热通道的合理顺畅。
' _4 ^8 h0 q3 X2 K5 T
+ a' w' a, r5 E# s0 s7 c$ x! R# n　　4、电解电容适当离开高热器件。

& ~. z' O) P+ }- L/ ^　　5、考虑到大功率器件和扣板下器件的散热问题。

　　三、布局的信号完整性要求
0 j( G/ d9 v. n
5 m% d+ u" p6 B　　1、始端匹配靠近发端器件，终端匹配靠近接收端器件。
3 K3 ?. e* |2 {7 X) C
　　2、退耦电容靠近相关器件放置

　　3、晶体、晶振及时钟驱动芯片等靠近相关器件放置。

# F3 D. l% ^8 U: E　　4、高速与低速，数字与模拟按模块分开布局。
8 V* h! G, s, E: b( s3 {
　　5、根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求。
; F7 H) k( M% h; d, _
  d# k2 D1 {! Q　　6、若为改板设计，结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。

　　7、对同步时钟总线系统的布局满足时序要求。




$ G! F4 q2 o9 z+ P2 v$ R3 A　　四、EMC要求

1 m$ R, f% C) `* `# e! d4 N5 f　　1、电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置。 有多个电感线圈时，方向垂直，不耦合。
9 x" Q- Q% t- C! O) {
$ |6 m& c+ `5 r6 d$ w　　2、为避免单板焊接面器件与相邻单板间发生电磁干扰，单板焊接面不放置敏感器件和强辐射器件。
6 D! S& k8 P9 {2 i2 A
　　3、接口器件靠近板边放置，已采取适当的EMC防护措施（如带屏蔽壳、电源地挖空等措施），提高设计的EMC能力。

　　4、保护电路放在接口电路附近，遵循先防护后滤波原则。
. u& r# @; M- V% V
　　5、发射功率很大或特别敏感的器件（例如晶振、晶体等）距屏蔽体、屏蔽罩外壳500mil以上。

　　6、复位开关的复位线附近放置了一个0.1uF电容，复位器件、复位信号远离其他强*件、信号。

　　五、层设置与电源地分割要求
% b5 |$ J( z% _& }. {& Z& M% o& v8 k
/ v/ j0 t; ?0 E$ c- M$ X7 B% C　　1、两信号层直接相邻时须定义垂直布线规则。

. ^7 j( ~8 D8 `3 J1 ~+ d　　2、主电源层尽可能与其对应地层相邻，电源层满足20H规则。
" _) U7 V7 P% G6 i2 @: W7 c
: D  K7 U6 p5 O" \) w! w　　3、每个布线层有一个完整的参考平面。

% R" I0 ^+ i" w0 b　　4、多层板层叠、芯材（CORE）对称，防止铜皮密度分布不均匀、介质厚度不对称产生翘曲。

　　5、板厚不超过4.5mm，对于板厚大于2.5mm（背板大于3mm）的应已经工艺人员确认PCB加工、装配、装备无问题，PC卡板厚为1.6mm。

　　6、过孔的厚径比大于10:1时得到PCB厂家确认。
) m% [+ D% w6 J9 v& d
& O" Y9 z1 H* p　　7、光模块的电源、地与其它电源、地分开，以减少干扰。

　　8、关键器件的电源、地处理满足要求。

; B% P1 I% F# }1 b6 p　　9、有阻抗控制要求时，层设置参数满足要求。
" y* A! \! x2 q
$ q  ~; U3 Z2 p
/ c8 V" k: F& n2 g) A
1 Q! O: N8 E. h$ z1 V0 |
7 S& l* K0 M" t$ q) x　　六、电源模块要求
. D/ j, D" D% S) z: D) d3 _
1 ?; }5 U/ {' G! p# x　　1、电源部分的布局保证输入输出线的顺畅、不交叉。

) ~  P% n- R4 e7 E  |: y/ `　　2、单板向扣板供电时，已在单板的电源出口及扣板的电源入口处，就近放置相应的滤波电路。
' n: S7 p2 {' N  Y. G% J$ S5 ~
+ J: E7 `" `- l0 Q　　七、其他方面的要求
# [) ?; h- W1 B) l
　　1、布局考虑到总体走线的顺畅，主要数据流向合理。

1 @- S; ~  h* |( `1 R" z　　2、根据布局结果调整排阻、FPGA、EPLD、总线驱动等器件的管脚分配以使布线最优化。
: k8 A  V% ]8 `$ q# i
6 C  i3 f, G9 [; p　　3、布局考虑到适当增大密集走线处的空间，以避免不能布通的情况。

　　4、如采取特殊材料、特殊器件（如0.5mmBGA等）、特殊工艺，已经充分考虑到到货期限、可加工性，且得到PCB厂家、工艺人员的确认。

6 A3 A; W/ Z7 `　　5、扣板连接器的管脚对应关系已得到确认，以防止扣板连接器方向、方位搞反。

1 {+ d8 l- N5 n  X) P$ W0 Q　　6、如有ICT测试要求，布局时考虑到ICT测试点添加的可行性，以免布线阶段添加测试点困难。

* E$ a. S; A7 k2 F6 I9 L6 b; W# {　　7、含有高速光模块时，布局优先考虑光口收发电路。

7 p/ y: E0 s& C0 s6 G, G　　8、布局完成后已提供1:1装配图供项目人对照器件实体核对器件封装选择是否正确。
; q  {% a5 J* N$ R9 F  a
　　9、开窗处已考虑内层平面成内缩，并已设置合适的禁止布线区。