一、PCB板的元素
1、 工作层面
对于印制电路板来说,工作层面可以分为6大类,
信号层 (signal layer)
内部电源/接地层 (internal plane layer)
机械层(mechanical layer) 主要用来放置物理边界和放置尺寸标注等信息,起到相应的提示作用。EDA软件可以提供16层的机械层。
防护层(mask layer) 包括锡膏层和阻焊层两大类。锡膏层主要用于将表面贴元器件粘贴在PCB上,阻焊层用于防止焊锡镀在不应该焊接的地方。
丝印层(silkscreen layer) 在PCB板的TOP和BOTTOM层表面绘制元器件的外观轮廓和放置字符串等。例如元器件的标识、标称值等以及放置厂家标志,生产日期等。同时也是印制电路板上用来焊接元器件位置的依据,作用是使PCB板具有可读性,便于电路的安装和维修。
其他工作层(other layer) 禁止布线层 Keep Out Layer
钻孔导引层 drill guide layer
钻孔图层 drill drawing layer
复合层 multi-layer
2、 元器件封装
是实际元器件焊接到PCB板时的焊接位置与焊接形状,包括了实际元器件的外形尺寸,所占空间位置,各管脚之间的间距等。
元器件封装是一个空间的功能,对于不同的元器件可以有相同的封装,同样相同功能的元器件可以有不同的封装。因此在制作PCB板时必须同时知道元器件的名称和封装形式。
(1) 元器件封装分类
通孔式元器件封装(THT,through hole technology)
表面贴元件封装 (SMT Su
RFace mounted technology
) 另一种常用的分类方法是从封装外形分类: SIP单列直插封装
DIP双列直插封装
PLCC塑料引线芯片载体封装
PQFP塑料四方扁平封装
SOP 小尺寸封装
TSOP薄型小尺寸封装
PPGA 塑料针状栅格阵列封装
PBGA 塑料球栅阵列封装
CSP 芯片级封装
(2) 元器件封装编号
编号原则:元器件类型+引脚距离(或引脚数)+元器件外形尺寸
例如 AXIAL-0.3 DIP14 RAD0.1 RB7.6-15 等。
( 3、 铜膜导线 是指PCB上各个元器件上起电气导通作用的连线,它是PCB设计中最重要的部分。对于印制电路板的铜膜导线来说,导线宽度和导线间距是衡量铜膜导线的重要指标,这两个方面的尺寸是否合理将直接影响元器件之间能否实现电路的正确连接关系。
印制电路板走线的原则:
◆走线长度:尽量走短线,特别对小信号电路来讲,线越短电阻越小,干扰越小。
◆走线形状:同一层上的信号线改变方向时应该走135°的斜线或弧形,避免90°的拐角。
◆走线宽度和走线间距:在PCB设计中,网络性质相同的印制板线条的宽度要求尽量一致,这样有利于阻抗匹配。
走线宽度 通常信号线宽为: 0.2~0.3mm,(10mil)
电源线一般为1.2~2.5mm 在条件允许的范围内,尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线
焊盘、线、过孔的间距要求
PAD and VIA : ≥ 0.3mm(12mil)
1 g( A- {1 @. ~1 N9 Q4 e1 `PAD and PAD : ≥ 0.3mm(12mil)6 g6 v9 Q/ t6 m1 R; ^7 L8 Y
PAD and TRACK : ≥ 0.3mm(12mil)7 s8 W V% O3 |3 A0 c9 w" c
TRACK and TRACK : ≥ 0.3mm(12mil)$ H2 S3 v: Q( w9 m7 y/ A
密度较高时:
5 I: n- c- ?7 t g/ |+ TPAD and VIA : ≥ 0.254mm(10mil)
0 ~ L5 T' v' Q2 |7 qPAD and PAD : ≥ 0.254mm(10mil)
' N4 a) ?4 X( t: ~3 MPAD and TRACK : ≥ 0.254mm(10mil)
" L( U. |% ^0 q M! r9 M9 \TRACK and TRACK : ≥ 0.254mm(10mil)
4、 焊盘和过孔
引脚的钻孔直径=引脚直径+(10~30mil)
引脚的焊盘直径=钻孔直径+18mil
PCB布局原则
1、 根据结构图设置板框尺寸,按结构要素布置安装孔、接插件等需要定位的器件,并给这些器件赋予不可移动属性。 按工艺设计规范的要求进行尺寸标注。1 n) O; @' x- P( z# L
2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求,设置禁止布线区。
: n+ S( C7 \/ U& s3. 综合考虑PCB性能和加工的效率选择加工流程。
加工工艺的优选顺序为:元件面单面贴装——元件面贴、插混装(元件面插装焊接面贴装一次波峰成型)——双面贴装——元件面贴插混装、焊接面贴装。
4、布局操作的基本原则6 b( M0 R% J& H; @/ I
A. 遵照“先大后小,先难后易”的布置原则,即重要的单元电路、核心元器件应当优先布局.
: @7 t8 ^4 u# m7 [9 Z( A# g, ~B. 布局中应参考原理框图,根据单板的主信号流向规律安排主要元器件.
/ t+ M! y# f0 j0 o: w8 o5 tC. 布局应尽量满足以下要求:总的连线尽可能短,关键信号线最短;高电压、大电流信号与小电流,低电压的弱信号完全分开;模拟信号与数字信号分开;高频信号与低频信号分开;高频元器件的间隔要充分.
, B- u. B5 l$ \2 o4 XD. 相同结构电路部分,尽可能采用“对称式”标准布局;4 V) L. }! J+ u: N6 H- ^3 W
E. 按照均匀分布、重心平衡、版面美观的标准优化布局;. ^6 v `0 o5 {, s L
F. 器件布局栅格的设置,一般IC器件布局时,栅格应为50--100 mil,小型表面安装器件,如表面贴装元件布局时,栅格设置应不少于25mil。
0 j6 D' D2 z. n3 [7 W& NG. 如有特殊布局要求,应双方沟通后确定。
: P( h( A- d, ]7 J5. 同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致,便于生产和检验。# t5 c7 A# k, t& N9 b
6. 发热元件要一般应均匀分布,以利于单板和整机的散热,除温度检测元件以外的温度敏感器件应远离发热量大的元器件。
7 v8 J; R( S! ~) h6 N7. 元器件的排列要便于调试和维修,亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。
* v* R( N& ^0 X3 [8. 需用波峰焊工艺生产的单板,其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要接地时, 应采用分布接地小孔的方式与地平面连接。
8 K; K7 y+ n+ w, i4 O9. 焊接面的贴装元件采用波峰焊接生产工艺时,阻、容件轴向要与波峰焊传送方向垂直, 阻排及SOP(PIN间距大于等于1.27mm)元器件轴向与传送方向平行;PIN间距小于1.27mm(50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。
# p" s( r( b. M! B3 @10. BGA 与相邻元件的距离>5mm。其它贴片元件相互间的距离>0.7mm;贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm;有压接件的PCB,压接的接插件周围5mm内不能有插装元、器件,在焊接面其周围5mm内也不能有贴装元、器件。
% u# R2 m V; b+ P11. IC 去耦电容的布局要尽量靠近IC的电源管脚,并使之与电源和地之间形成的回路最短。
: y+ z& w0 A0 G/ ?12. 元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。* S- i2 z W8 q5 N$ @1 Q7 h
13. 用于阻抗匹配目的阻容器件的布局,要根据其属性合理布置。+ `" A1 {$ d6 P) l$ L
串联匹配电阻的布局要靠近该信号的驱动端,距离一般不超过500mil。% H* I+ d/ @6 X; s
匹配电阻、电容的布局一定要分清信号的源端与终端,对于多负载的终端匹配一定要在信号的最远端匹配。% x8 N& R5 N! E/ E/ c
14. 布局完成后打印出装配图供原理图设计者检查器件封装的正确性,并且确认单板、背板和接插件的信号对应关系,经确认无误后方可开始布线。
布线
布线是整个PCB设计中最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中,布线一般有这么三种境界的划分:首先是布通,这时PCB设计时的最基本的要求。如果线路都没布通,搞得到处是飞线,那将是一块不合格的板子,可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后,认真调整布线,使其能达到最佳的电器性能。接着是美观。假如你的布线布通了,也没有什么影响电器性能的地方,但是一眼看过去杂乱无章的,加上五彩缤纷、花花绿绿的,那就算你的电器性能怎么好,在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一,不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现,否则就是舍本逐末了。布线时主要按以下原则进行:: f5 u2 M3 Q/ m( Z
①.在条件允许的范围内,尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最细宽度可达0.05~0.07mm,电源线一般为1.2~2.5mm。对数字电路的 PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地则不能这样使用)# M1 `% N- V# H
②. 预先对要求比较严格的线(如高频线)进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。; L; R3 Y! b: _- ~5 V1 ~
③. 振荡器外壳接地,时钟线要尽量短,且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积,而不应该走其它信号线,以使周围电场趋近于零;
$ _! T1 R% B( U$ P5 w ④. 尽可能采用45o的折线布线,不可使用90o折线,以减小高频信号的辐射;(要求高的线还要用双弧线)1 r4 ?2 N, x( }$ C" ?2 f( `
⑤. 任何信号线都不要形成环路,如不可避免,环路应尽量小;信号线的过孔要尽量少;% \7 c! g" X3 N% d
⑥. 关键的线尽量短而粗,并在两边加上保护地。
' q$ l+ P2 {/ G- R6 V4 R, K ⑦. 通过扁平电缆传送敏感信号和噪声场带信号时,要用“地线-信号-地线”的方式引出。8 k6 }* D6 A4 {7 x( _: |
⑧. 关键信号应预留测试点,以方便生产和维修检测用: B ]9 g3 F$ q) N j4 }
⑨.原理图布线完成后,应对布线进行优化;同时,经初步网络检查和DRC检查无误后,对未布线区域进行地线填充,用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板,电源,地线各占用一层
U& b. Z, `- M# B
! B4 w5 q3 z$ }+ t/ T) n1 d
/ z. _$ ^+ z& a; }& W' ]+ j9 g6 n, _/ t