本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 求教：xilinx FPGA INIT_B 用作输入时，始终为1的问题
返回列表 发新帖
查看: 2082|回复: 0
打印 上一主题 下一主题

求教：xilinx FPGA INIT_B 用作输入时，始终为1的问题

[复制链接]
chriscing

该用户从未签到
跳转到指定楼层
1#
发表于 2011-3-16 18:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
在程序里面，将其用作输入管脚，为什么其输入始终为1，外部的输入源的确没有工作，即没有输出。
% c2 r! Z$ a, f3 v6 x2 L" \3 b0 i* K$ Z. c8 b2 Z" ~2 `
这是什么问题？ 看文档说，配置结束后，是可以用作IO的1 ~  A, ~; \) E4 {$ W' k; h

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-21 10:59 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表