串电容的差分走线，如何仿真TDR，TDT

keepwalking · 发表于 2020-12-24 16:23

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

比如pcie的TX,或者USB的TX的差分走线，怎么仿真TDR，TDT？

dzkcool · 发表于 2020-12-24 16:56

把电容两端的信号Merge成相同的信号

keepwalking · 发表于 2020-12-24 17:27

dzkcool 发表于 2020-12-24 16:56
' u+ \2 C1 w- g" L) G' w( @" P* W3 L9 o把电容两端的信号Merge成相同的信号

多谢阿杜老师，能具体点吗？如何merge呢？

dzkcool · 发表于 2020-12-24 17:42

在Net Manager面板中同时选中电容两端的信号后，单击右键，Merge Selected Nets

keepwalking · 发表于 2020-12-25 11:14

本帖最后由 keepwalking 于 2020-12-25 11:16 编辑

谢谢阿杜老师，可以仿真了，但是不知道结果是否合理，阻抗在电容哪里为啥忽然升高后又忽然下降？仿真的是PCIETX0这对信号，芯片pin脚出来打过孔后是全在bottom层走线的，电容靠近金手指。电容模型是仿真TDR之前提前赋好的。图中，红色的为阻抗

E02577 · 发表于 2021-6-19 10:38

6666666666666

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] 串电容的差分走线，如何仿真TDR，TDT

EDA365欢迎您登录！

点评

推荐内容 /1