找回密码
 注册
关于网站域名变更的通知
查看: 483|回复: 3
打印 上一主题 下一主题

PCB封装

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-12-16 10:23 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
下图中是在AD的PCB里面把2个封装叠在一起,但又没报错,封装既没有被打散,也没有在Component Clearance里面取消那个检测的勾,更不是把两个封装做在一个封装里面,那这两个封装是怎么叠在一起又没报错的呢?更奇怪的是这两个封装竟然都叫U3,求大神指教这是怎么做出来的
0 ^2 Q9 M' E% q; D
4 d8 V- G1 x" Y

该用户从未签到

2#
发表于 2020-12-16 10:34 | 只看该作者
这两个勾,勾了吗?

QQ截图20201216103233.jpg (20.22 KB, 下载次数: 6)

QQ截图20201216103233.jpg

QQ截图20201216103303.jpg (19.52 KB, 下载次数: 5)

QQ截图20201216103303.jpg

该用户从未签到

3#
发表于 2020-12-16 16:21 | 只看该作者
来学习一下

该用户从未签到

4#
发表于 2020-12-16 16:33 | 只看该作者
在PCB中按L 然后在Layers&Colors界面选System Colors 把在下面绿色方片(DRC Error/Waived DRC Error Markers)前的眼睛点成灰色关掉即可
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-28 13:05 , Processed in 0.140625 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表