挑战高薪：高级PCB工程师面试题

yoursilf · 发表于 2020-12-1 15:47

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在定完工资后，这些问题答上来一个加1k，你能拿几K？

1，PCB上的阻抗怎么控制？
2，信号线的传输速率是多少？
3，CMOS器件输入管脚在电路中要如何处理？为什么？
4，TTL电路不能直接驱动CMOS电路的原因是什么？
5，较长的时钟信号要走带状线的原因是什么？
6，四片ddr2顶底对贴布局需要注意哪些方面？试讲出其中六点。
7，ODT信号有什么作用？layout应如何处理？
8，VTT和VREF是否能共用？为什么？
9，ddr3的最高工作频率是多少？)
10，多片DDR3为什么优先走fly-by拓扑？

houmanye · 发表于 2020-12-3 20:06

1.阻抗一般优先调整参考面的距离，即介质厚度，然后是控制线宽和铜厚，还可以控制介电常数，也就是更换介质。
2.约等于半个光速。
3.接上拉或下拉电阻，根据情况加旁路电容。
4.电平不同，ttl是固定的，cmos由vcc确定。
5.主要是考虑emi。
很少用ddr3，后面的就不献丑了。

Demyar · 发表于 2020-12-2 14:12

很多都答不上来

yangjinxing521 · 发表于 2020-12-1 16:33

都要连连看

nevadaooo · 发表于 2020-12-1 16:26

看来我还是比较菜的

QTT521 · 发表于 2020-12-2 12:16

一个都不会，有答案不？

a429772682 · 发表于 2020-12-2 13:01

认真看完了。结果都不会

马路1573 · 发表于 2020-12-2 17:17

shixiaoming08 · 发表于 2020-12-3 08:35

学习下

lanma0000 · 发表于 2020-12-3 09:38

看看谢谢

wupeng3635 · 发表于 2020-12-3 10:22

第一，阻抗是有许多因素决定的，从工艺来说由铜皮厚度，介质厚度，线宽，介电常数，阻焊等等，从信号质量来看，要考虑参考平面，走线方式等等

wupeng3635 · 发表于 2020-12-3 10:23

第二问题不明，无法回答

wupeng3635 · 发表于 2020-12-3 10:25

第三，开尔文走线

sxiaofeng · 发表于 2020-12-3 11:05

2 应该是传输速度是多少，多少不记得了，只知道内层和表层的速度不一样

lalal · 发表于 2020-12-4 14:47

这些问题都是不想开工资的公司难为面试者的

帐号		自动登录	找回密码
密码			注册

挑战高薪：高级PCB工程师面试题

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1