EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 jacky401 于 2020-11-30 08:44 编辑 6 F$ I) } l3 }
/ o, w. K0 w# j9 C7 Y1 i目录【网友分享】 1、前言 2、PCB设计挑战和建议 3、高速差分讯号设计规则 4、避免阻抗不匹配的设计规则 5、SATA的新特性及使用模型 6、本文小结
, q+ z( `* c) v# Z9 |) s4 f 7 |& @9 F8 m, h& I4 ~ h# W! c
4 ?/ Y% k5 B* }9 J* f高速储存应用SATA的PCB设计规则
2 p" b1 g* {( @1 F; }; I' F5 H8 V1、前言 本文介绍了SATA的新特性及其新的应用模型，包括第1i/2i代和第1m/2m代SATA实体层规格、外部SATA特性以及使用埠多工器的连接模式。本文详细分析了SATA的设计挑战以及高速差分讯号和避免阻抗不匹配的 PCB设计规则。 作为PC、伺服器和消费电子产品中重要的硬盘驱动器介面，串列ATA(SATA)发展迅速并日益盛行。随着基于磁碟的储存在所有电子市场领域中变得越来越重要，系统设计工程师需要知道采用第一代SATA(1.5Gbps)和第二代SATA(3.0Gbps)协议的产品设计中的独特挑战。此外，系统设计工程师还需要了解新的SATA特性，以使其用途更广，功能更强，而不仅仅是简单地代替平行ATA。充分利用这些新特性并克服设计中存在的障碍，对成功推出采用SATA介面的产品非常关键。
7 {2 j6 O" \1 `% t0 G* K" ~2、PCB设计挑战和建议 日趋复杂的PCB布局布线设计对保证高速讯号(如SATA)的正常工作至关重要。由于第一代和第二代SATA的速度分别高达1.5Gbps和3.0Gbps，因此，铜箔蚀刻线布局的微小改动都会对电路性能造成很大的影响。SATA讯号的上升时间约为100ps，如此快的上升时间，再加上有限的电信号传输速度，所以，即使很短的走线也必须当成传输线来对待，因为这些走线上有很大部份的上升(或下降)电压。 高频效应处理不好，将会导致PCB无法工作或者工作起来时好时坏。为保证采用FR4 PCB板的SATA设计能正常工作，必须遵守下面列出的FR4 PCB布局布线规则。这些规则可分为两大类：设计使用差分讯号和避免阻抗不匹配。 / b& x$ v/ }- p( J
3、高速差分讯号设计规则：
图1: 带4个SATA硬盘驱动器的埠多工器
5 T& Y6 q# e; N& O* }1．SATA是高速差分讯号，一个SATA连接包含一个发送讯号对和一个接收讯号对，这些差分讯号的走线长度差别应小于5mil。使差分对的走线长度保持一致非常重要，不匹配的走线长度会减少信号之间的差值，增加误码率，而且还会产生共模噪音，因而增加EMI辐射。差分讯号线对应该在电路板表层并排走线(微带线)，如果差分讯号线对必须在不同的层走线，那么过孔两侧的走线长度必须保持一致。 2．差分讯号线对的走线不能太靠近，建议走线间距是走线相对于参考平面高度的6至10倍(最好是10倍)。 3．为减少EMI，差分对的走线间距不要超过150mil。 4．SATA差分对的差分阻抗必须为100欧姆。 5．为减少串扰，同一层其它讯号与差分讯号线对之间的间距至少为走线相对于参考平面高度的10至15倍。 6．在Gb位元传输速度的差分讯号上不要使用测试点。 * U4 L" I- ^! d
0 C! l5 B1 e; Z: a. k" e1 x! P. J* o9 R" |! N) x; T; T9 b9 T% a
5 u) U" B/ D- ]& h, e$ Z | 
[复制链接]
/1 
发表于 2020-11-29 19:03
收藏
淘帖
支持！
反对！
发表于 2020-11-30 14:56
