【Sigrity】SystemSI仿真中DDR

MarsonJ

麻烦问下大佬们Controller的DDR Training在SystemSI仿真中怎么设置？目前没设置DDR Training的眼图每bit都还OK，但是Byte就相位差距比较大：
5 Q8 [5 u: ~) z( N! @; f$ J

MarsonJ

是这里手动输入延时么？

/ w2 Y" o4 _" ^7 U

hyxs714154

MarsonJ 发表于 2020-11-20 16:34
# ?; R% B+ `3 Z! D+ f* a/ B是这里手动输入延时么？

软件没那么智能

MarsonJ

hyxs714154 发表于 2020-11-20 16:49
2 q( A$ o& W( D) {: f: q软件没那么智能

8 U& B9 M  E2 t7 c/ S9 ?+ g大佬，那需要如何设置？是SystemSI里改还是IBIS里有可以改的设置？
- r; k- F3 M. t

allen_comm

Cadence Sigrity 仿真很厉害

MarsonJ

大佬们，我这1Byte的DDR数据，每个bit眼图都ok，但是delay对齐有问题，板上等长已经极限没空间拉了，想问下systemSI里有地方可以添加CPU允许的timing范围么？
, `5 U' w' x7 d! Q* U
是不是在这个触发偏移Stimulus Offset中手动填写？
% u/ Q% l* p) g- z6 G' @7 L
% A9 P$ n. ~- ]+ Q我看每组选项中还有个idea，选中后每bit都会显示on-the-fly，这个on-the-fly怎么理解？是会自动对齐么？

, n: c8 W1 L2 Q3 {' T' K3 j5 P, R

davidyan

围观